面向甚大规模集成电路的时延驱动布局方法

本文针对甚大规模集成电路的时延驱动布局问题提出了一个新的解决途径,其策略是将结群技术应用于二次规划布局过程中.结群的作用是可大幅度地降低布局部件的数量.本文设计了一个高效的结群算法CARGO,其优点是具有全局最优性并且运行速度很快.采用了一个基于路径的时延驱动二次规划布局算法对结群后的电路完成布局过程.由于二次规划布局算法能够在很短时间内寻找到全局最优解,故本文的算法更有希望彻底解决甚大规模电路的布局问题.在一组MCMC标准测试电路上对算法进行了测试,得到了满意的结果.     

一种针对QCA电路自动布局布线的混合策略研究

量子元胞自动机（Quantum Cellular Automata,QCA）电路的自动布局布线是在相关约束条件下自动放置电路单元、自动形成连线，实现门级或元胞级电路的设计过程，是QCA电路设计大型化、复杂化和系统化的必要工具.布局布线算法设计过程中最大的难题是如何解决“时钟同步”，随着二维时钟方案提出，该问题的解决方案变得更加策略化，但仍存在诸多缺陷，如成功率低，布局面积较大等.本文将二维时钟方案的布局布线问题抽象成组合优化模型，提出了一种基于遗传算法GA(Genetic Algorithm)和改进A*算法的混合策略.两种算法相互配合搭建可能的电路布局，并通过精心设计的适应度函数，搜索满足时钟同步的个体，最终实现从硬件电路到二维时钟方案上的门级布局.实验结果表明，本算法在目前被广泛应用的二维时钟方案USE(Universal,Scalable and Efficient)上的布局成功率接近100%.相较当前世界上最先进的两个QCA布局布线工具fiction和Ropper，本算法可适用电路规模更大（逻辑门数量大于10），在成功率和生成布局面积上都有大幅度的优化.     

基于ANSYS的板级电路热分析及布局优化设计

为了在设计阶段预测电子系统的散热问题,运用ANSYS对板级电路进行建模、加载,得到温度场的分布;通过元器件的布局优化分析得到了合适的布局方案,对比分析了考虑散热措施时的温度场分布;根据分析结果对板级电路热设计时元器件在PCB上的布局提出了合理化建议。     

基于混合摆放技术的布局规划

随着集成电路工艺技术的进步,集成电路的设计规模变得越来越大,设计中含有数目众多的宏单元,从而加大了后端实现中布局规划的难度。如何更好更快地完成标准单元和宏单元混合模式电路的布局规划,使得芯片性能达到最优,成为亟待解决的一个问题。本文介绍了一种由工具自动将标准单元和宏单元同时摆放的布局流程——混合摆放布局流程,并与传统布局流程进行了对比,通过在实际项目上的应用和对最终结果分析,证明了混合摆放布局流程可以提高后端布局规划的工作效率并可使得芯片的性能得到很大提升。     

基于热影响及布局利用率的三维集成电路布局规划算法设计

针对三维集成电路设计流程中存在的布局规划问题,提出了协同考虑热影响和布局利用率的布局规划算法设计方案,并利用多次模拟退火过程,实现完整三维集成电路布局规划算法的设计流程.通过对通用的MCNC benchmark基准电路的验证,相比已有的布局规划方案,该布局规划算法在峰值温度降低3%左右的情况下,在布局利用率上能够得到平均30%以上的性能提升.     

X波段双通道T/R组件的LTCC基板电路的设计

介绍了X波段双通道T/R组件用LTCC多层基板的电路布局,阐述了基板电路布局中重点考虑的电磁兼容性问题及其解决办法,同时给出了微波电路的输入输出匹配和接地层参数的优化设计.经优化设计的双通道T/R组件体积小、重量轻,实测得到的单通道输出功率大于5W.     

结合电路结构基于分块的诊断方法

基于模型的诊断问题在人工智能领域内一直备受关注,将诊断问题转换成SAT （Satisfiable）问题成为解决基于模型诊断问题的一个重要方法.基于目前高效诊断方法LLBRS-Tree （Last-Level Based on Reverse Search-Tree）的研究,本文提出电路分块诊断方法ACDIAG （Abstract Circuit Diagnosis）方法,对电路进行分块来缩减电路规模,利用LLBRS-Tree方法对分块后抽象电路求得极小块诊断解;提出诊断解拓展方法,结合分块后电路结构特征对每个极小块诊断解进行直接扩展得到极小诊断解,避免对抽象电路还原后才能得到所有解的问题.     

基于划分的力矢量布局算法

提出了一个全新的基于划分的力矢量布局算法.针对大规模集成电路的布局问题,采用基于并行结群技术的递归划分方法进行分解解决,并结合改进的力矢量算法对划分所得的子电路进行迭代布局优化.通过对MCNC标准单元测试电路的实验,与FengShui布局工具相比,该布局算法在花费稍长一点的时间内获得了平均减少12%布局总线长度的良好效果.     

基于模拟退火算法的门阵列布局

通过对集成电路布局问题及模拟退火算法的分析, 将模拟退火算法应用于一组门阵列电路进行布局求解和测试.实验结果表明:和标杆电路的结果相比,模拟退火算法在布局效果上显示出其优越性.此外还通过实例对算法中各参数所起作用及取值进行了研究.     

基于单元规则度信息的提取和实现的Data-Path布局算法

提出了一种有效的Data-Path布局算法DPP,该算法基于一个新的"不规则度"概念来评价电路单元之间连接关系的规则性信息,并根据这些规则性信息提取规则化的单元形成规则矩阵;然后算法把规则矩阵转化为二次布局的约束条件进行最终的布局.与Cadence公司布图工具SE的对比实验表明,DPP是一种有效地针对Data-Path子电路的布局算法,它在时延平衡方面可以得到非常满意的结果.     

Neural network based approach to standard cell placement

Proposes a novel algorithm for placement of standard cells in VLSI circuits base don an analogy of this problem with neural networks. By employing some of the organising principles of these nets, the authors have attempted to improve the behaviour of the bipartitioning method as proposed by Kernighan and Lin. Their algorithm yields better quality placements compared with the above method, and also makes the final placement independent of the initial partition.<>     

大规模混合模式初始详细布局算法

以大规模混合模式布局问题为背景 ,提出了有效的初始详细布局算法 .在大规模混合模式布局问题中 ,由于受到计算复杂性的限制 ,有效的初始布局算法显得非常重要 .该算法采用网络流方法来满足行容量约束 ,采用线性布局策略解决单元重叠问题 .同时 ,为解决大规模设计问题 ,整体上采用分治策略和简化策略 ,有效地控制问题的规模 ,以时间开销的少量增加换取线长的明显改善 .实验结果表明该算法能够取得比较好的效果 ,平均比 PAFL O算法有 1 6 %的线长改善 ,而 CPU计算时间只有少量增加     

大规模混合模式初始详细布局算法

以大规模混合模式布局问题为背景,提出了有效的初始详细布局算法.在大规模混合模式布局问题中,由于受到计算复杂性的限制,有效的初始布局算法显得非常重要.该算法采用网络流方法来满足行容量约束,采用线性布局策略解决单元重叠问题.同时,为解决大规模设计问题,整体上采用分治策略和简化策略,有效地控制问题的规模,以时间开销的少量增加换取线长的明显改善.实验结果表明该算法能够取得比较好的效果,平均比PAFLO算法有16%的线长改善,而CPU计算时间只有少量增加.     

Parallel processing of logic module placement

A parallel-processing algorithm for logic module placement is presented. A pairwise interchange algorithm, directed by the steepest-descent concept, is expanded to the parallel-processing case. By using an AAP (adaptive array processor), it is shown that an N-module placement problem can be processed in 0.06N of the time required by a sequential computer (1 MIPS).     

QoS-aware replica placement for data intensive applications

In recent years, with the rapid development of data intensive applications, data replication has become an enabling technology for the data grid to improve data availability, and reduce file transfer time and bandwidth consumption. The placement of replicas has been proven to be the most difficult problem that must be solved to realize the process of data replication. This paper addresses the quality of service （QoS） aware replica placement problem in data grid, and proposes a dynamic programming based replica placement algorithm that not only has a QoS requirement guarantee, but also can minimize the overall replication cost, including storage cost and communication cost. By simulation, experiments show that the replica placement algorithm outperforms an existing popular replica placement technique in data grid.     

Optimization of placement by candidate sieving

A new algorithm for standard cell placement problem is presented. It is based on an idea that appropriate step by step reduction of allocatable cells for each component yields a good placement result. This algorithm named candidate sieving is applicable for discrete quadratic assignment problem with some constraint. The results obtained by candidate sieving are compared in terms of wire length and computing time with those obtained by simulated annealing which is considered the most popular method today. In many cases, candidate sieving has yielded shorter wire lengths, which are equal or almost equal to those obtained by simulated annealing, but with much less computing time     

Optimizing Data Placement of Loops for Energy Minimization with Multiple Types of Memories

Strict real-time processing and energy efficiency are required by high-performance Digital Signal Processing (DSP) applications. Scratch-Pad Memory (SPM), a software-controlled on-chip memory with small area and low energy consumption, has been widely used in many DSP systems. Various data placement algorithms are proposed to effectively manage data on SPMs. However, none of them can provide optimal solution of data placement problem for array data in loops. In this paper, we study the problem of how to optimally place array data in loops to multiple types of memory units such that the energy and time costs of memory accesses can be minimized. We design a dynamic programming algorithm, Iterational Optimal Data Placement (IODP), to solve data placement problem for loops for processor architectures with multiple types of memory units. According to the experimental results, the IODP algorithm reduced the energy consumption by 20.04 % and 8.98 % compared with a random memory placement method and a greedy algorithm, respectively. It also reduced the memory access time by 19.01 % and 8.62 % compared with a random memory placement method and a greedy approach.     

标准单元模式下的一种快速增量式布局算法

增量式布局是适应高性能设计要求的一种新的布局模式 .它针对电路更改 ,局部地调整单元位置 ,重新获得合理的布局 .本文提出了一种标准单元模式下的快速增量布局算法 .算法采用单元行划分的方法处理布局约束 ,然后将布局调整归结为单元依次插入单元行的问题 ,并构造了一个数学规划求解最佳的插入方案 .同时提出了复杂度为O(n)的双对角线搜索法求解这个特殊的数学规划 .实际电路测试表明算法高效而稳定 ,比简单的启发式算法快十倍 ,并使布局修改减少 2 0 %以上