同时基于预知信息和预测机制的SDRAM动态页策略

提出一种同时基于预知信息和预测机制的SDRAM新型动态页策略。该策略可充分利用待处理访存请求的地址信息,能对后续页命中情况进行精确判断;而当没有待处理访存请求可预知时,则利用所记录的历史信息对后续页命中情况进行预测,以最大程度地选择最合适的页策略。分析证明该策略的硬件实现代价很小。实验证实三类主要的基于预知信息的动态页策略之间的性能差异较小,均能获得较理想的访存带宽,最好情况下,实际访存带宽可提升42%。其中,对于绝大多数测试激励,同时基于预知信息和预测机制的新型动态页策略的性能均为最优或接近最优,适应范围最广。     

基于FPGA线性方程组的存储优化设计

将基于现场可编程门阵列(FPGA)的改进Cholesky分解应用于大规模线性方程组求解时,会出现存储资源限制和带宽瓶颈问题.为此,提出一种基于层次化存储策略和多端口分块式访问方式的解决方案.结合片内双极随机存取存储器(BRAM)与片外同步动态随机存取存储器(SDRAM),构成分层存储结构,通过片内存储复用降低存储资源需求.采用多端口分块式方式访问片外SDRAM,提高带宽并规避随机数据存取的访问延迟.测试结果表明,相对于Xeon CPU,该方案能够实现17倍～215倍的效率提升.     

基于FPGA的一种存储器字节访问方法

计算机系统普遍采用较宽的存储器总线结构以提高吞吐率,这导致了以字节为基本单位读写数据的不便。通过对主流SDRAM存储器的访问机制的分析,为SDRAM存储控制器设计了一种数据自动对齐方案,该方案能够根据输入的字节地址和数据自动产生所需的存储器控制信号,并将数据对齐到正确的字节位置。详细阐述了生成地址、字节控制信号以及进行字节对齐的原理与方法,并在FPGA芯片上实现。与基于Cache以及基于两次存储器读写操作的方案相比较,新方案占用硬件资源更少,存储器带宽利用率更高。     

基于2D Cache结构的H.264运动补偿访存带宽优化方法

H.264/AVC的运动补偿处理环节需要消耗大量的内存访问带宽,这成为制约其性能的关键因素.分析表明,如此巨大的带宽消耗具体来自5个方面:像素数据的重复读取、地址对齐、突发访问、SDRAM页切换和内存竞争冲突.提出一种基于2D Cache结构的运动补偿带宽优化方法,充分利用像素的重用以减少数据的重复读取.同时通过结合数据在SDRAM中映射方式的优化,将众多短而随机的访问整合为地址对齐的突发访问,并减少了访问过程中页切换的次数.此外还提出了访存的组突发访问模式,以解决SDRAM竞争冲突所引入的开销.实验结果表明采用上述优化设计后,运动补偿的访存带宽降低了82.9～87.6%,同现存优化效率较高的方法相比,带宽进一步减少了64%～87%.在达到相同带宽减少幅度的前提下,所提出的新方法比传统Cache结构电路面积减少91%.该方法目前已在一款多媒体SoC芯片设计中实际应用.     

飞思卡尔S12X存储器分页机制分析

飞思卡尔S12X是新一代的双核微控制器,拥有卓越的性能,堪比32位微控制器,已成为汽车行业领先的16位解决方案。S12X系列MCU扩展了其存储器空间,深刻理解存储器分页机制是合理高效利用存储器资源的前提。存储器分页机制存在一定的技术深度,故本文从集成在飞思卡尔S12X系列MCU中为扩展存储器空间而设置的存储器映像控制模块MMC入手,介绍其中的GPAGE、PPAGE、RPAGE、EPAGE寄存器,讲解如何利用MCU的16位地址线和这些寄存器,实现对23位全局地址空间的访问。     

基于粗粒度分页和细粒度分片的大地形动态调度机制研究

通过研究与分析大地形快速渲染的相关方法,提出了基于粗粒度分页和细粒度分片的动态调度机制.通过数据调度的流水线结构,把数据调度过程分散到流水线的各阶段和渲染的各帧,结合基于视点的动态LoD,实现了大地形渲染的高保真度和实时性.     

Web应用中可扩展分页技术的研究与实现

在分析了Web应用体系结构的基础上,提出了一种分页性能模型,对基于Java技术的多种分页技术进行了性能分析.提出了一种可扩展的分页技术,利用改进的抽象工厂模式和分块方法解决了通用性和页间切换速度较慢的问题,具有较好的访问效率和可扩展性.     

面向嵌入式多核系统的可共享多通道便签存储器设计与实现

嵌入式多核系统性能提高的关键在于灵活的存储体系.文中提出并设计实现了一种可共享多通道便签存储器,所设计存储器可作为嵌入式多核系统中的共享存储器使用.该存储器采用模块化设计方法,利用多体交又的连接方式提高存储器带宽并提供两种访问模式.其中私有访问模式对非本地SPM通道的写禁止降低了存储一致性的维护开销.实验结果表明,与Cache存储器相比,该存储器应用于嵌入式多核系统可以提高程序运行性能约6%,节省约48%的功耗.     

面向S3C2440的U-Boot分析与改进

针对目前U - Boot引导程序无法从大页Nandflash启动,以及不能同时支持从Nandflash和Norflash启动的问题,在不改变代码通用性的前提下对U- Boot进行了改进.首先分析U - Boot阶段l的启动原理和U- Boot通用性的实现方法;然后依据S3C2440处理器提供的Nandflash存储启动机制以及大页Nandflash数据操作原理,修改阶段l实现代码,添加从大页Nandflash启动;最后利用大页Nandflash和Norflash存储器读写数据的差异性以及两种存储启动方式实现的不同机理,添加S3C2440处理器自动判断从何种存储器启动的代码,实现U-Boot兼容Nandflash和Norflash启动的改进.通过在基于S3C2440处理器的目标板上运行,结果证明对U - Boot所做的改进具有有效性,扩展了U-Boot的适用范围,增强了代码兼容性.     

基于ASP．NET数据分页技术的研究

数据分页是Web项目中经常使用的一种技术,尤其应用在对海量数据库中的访问,它是提高用户数据访问速度的主要手段。本文结合ASP．NET和存储过程的优点,详细分析了ASP．NET中各种数据分页技术,尤其是利用存储过程来进行分页的技术．通过测试分析结果比较了各种数据分页技术的性能。     

基于矩阵模型的线性分组码及分组交织识别

针对通信系统中错误不可避免的现状,在矩阵分析法的基础上,提出反向纠错思想。利用穷举法,穷举条件规定范围内所有可能的分组码和分组交织模式,在纠错译码后再进行判定,得出正确的交织参数。对该方法在不同的误码率条件下进行仿真,得出能够正确识别的误码范围。     

基于混沌交织的比特交织编码调制及迭代译码系统性能分析

比特交织编码调制及迭代译码(BICM-ID)是适合下一代移动通信系统的一种高效数据传输方式.交织器的设计是影响BICM-ID系统卓越性能的一个关键因素.为了进一步提高BICM-ID系统性能,本文研究了混沌理论在交织器设计中的应用,提出一种新的混沌交织算法,与伪随机交织器相比该方案具有更低的系统时延和更高的传输效率.加性...     

基于Ray-casting算法的并行存储系统

Ray—casting算法是一种高质量的直接体绘制算法,但绘制速度过慢,因此设计基于Ray—casting算法的硬件专用体系结构已成为研究的热点。而存储系统又是制约整个体系结构的瓶颈部件,其性能的优劣直接影响整个系统的运行速度。该文针对直接体绘制中的Ray—casting算法设计了无访存冲突的八体低位交叉并行存储系统VOXMEM提高吞吐率,并提出相应的体素存储分配策略和地址计算方法。该并行存储系统采用基于页模式的SDRAM实现,并通过仿真实验获得了令人满意的结果。     

Using SDRAM Memories for High-Performance Accesses to Two-Dimensional Matrices Without Transpose

The data throughput of SDRAMs is significantly reduced by the control overhead required for access or transposition of large two-dimensional data matrices stored in SDRAM memories. In this paper, a new address mapping scheme is introduced, taking advantage of multiple banks and burst capabilities of modern SDRAMs. In this way, the data throughput is maximized when reading or writing rows or columns of a two-dimensional data matrix. Other address mapping strategies minimize the total number of SDRAM page-opens while traversing the two-dimensional index-space in row or column direction. In order to achieve a higher data throughput, the new approach uses an alternative bank interleaving method to hide additional wait cycles. In this way, the number of data bus wait cycles do not depend on the overall number of page-opens directly any more. It is shown, that the data bus utilization can be increased significantly. In particular, the new mapping strategy is optimized for access of parallel samples, distributed among a number of SDRAM chips. Therefore, double buffering can be omitted. As a special operation, 2D-FFT processing for radar applications is considered. Depending on SDRAM parameters and dimensions, a continuous bandwidth utilization of 96–98 % is achieved for accesses in both matrix dimensions, including all page-opens and refresh operations.     

基于LFI策略的网络QoS管理优化分段算法

网络的抖动是影响服务质量的重要因素之一。为了减小处理大数据包造成的延迟抖动，可以使用链路分段和交叉技术，但它也带来了不必要的流量，增加了系统的负担。针对这一问题，该文提出了一种基于链路分段交叉技术的优化分段算法，在保证服务质量的同时，减少了系统的负担，通过仿真试验证明了算法的可行性。     

多载波时分多址及其快速卷积实现

为了解决正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)系统峰均功率比(Peak Ave-rage Power Ratio,PAPR)过高 以及对频率偏移敏感的问题,提出了多载波时分多址(Multicarrier Time Division Multiple Access,MC-TDMA),其采用交织映射和改进离散傅里叶变换(Modified Discrete Fourier Transform,MDFT)滤波器组技术,可以有效地降低系统的峰均功率比,增强系统的抗频率偏移的性能,并且可以同时用于上行和下行通信中。文中分别从交织映射和MDFT滤波器组两个方面研究了MC-TDMA系统的实现。为了增强系统的灵活性,采用快速卷积方案实现MC-TDMA,使其能够更好地应对5G复杂的应用场景。分别从系统结构、频域采样滤波器等方面对系统进行设计,并且对快速卷积MC-TDMA系统的性能进行仿真,并与MC-TDMA进行比较。研究表明,使用快速卷积方案实现的MC-TDMA系统,通过灵活地调整重叠因子、抽取因子和滚降因子等参数,可以使其性能优于MC-TDMA。     

On interleaving space exploration of multi-threaded programs

Exploring the interleaving space of a multithreaded program to efficiently detect concurrency bugs is important but also difficult because of the astronomically many thread schedules. This paper presents a novel framework to decompose a thread schedule generator that explores the interleaving space into the composition of a basic generator and its extension under the “small interleaving hypothesis”. Under this framework, we in-depth analyzed research work on interleaving space exploration, illustrated how to design an effective schedule generator, and shed light on future research opportunities.     

LRU页面置换算法的改进与实现

为简化嵌入式虚拟内存的实现,改善嵌入式虚拟内存的性能,在对常见页面置换算法进行对比分析的基础上,提出一种改进的最久未使用页面置换算法。该算法基于内存管理单元、跨页访问计数器、访问次序寄存器、溢出中断处理等软硬件相结合的技术。实验结果表明,该算法能提高嵌入式系统的页面置换效率,提升系统的整体性能,可广泛应用于各种物联网系统和嵌入式系统。     

一种并行Turbo译码交织设计方案

并行Turbo译码提高了数据吞吐量,但同时也降低了译码性能.为此,分析并行Turbo译码中的无冲突交织条件,介绍一种行列随机交织器并对其改进,将S-距离规则用于其交织过程,使每列(行)相同位置产生的随机数之间的距离绝对值大于等于S.仿真结果表明,与行列随机交织器相比,改进方案在交织后能提高数据的分散度,增大每个子译码器...