多管芯并行测试的熔丝修调方法探索

随着熔丝在电路设计中的应用普及,测试环节对熔丝修调的要求也越来越高,对测试人员提出了更大挑战。修调熔丝的目的是为了获得更精确的电压、频率或其他特性。为了提高测试效率,需要在多管芯并行测试的情况下,提高熔丝修调的准确性和修调速度。文章介绍了常见的熔丝特性及典型熔丝类集成电路在多管芯并行测试情况下的熔丝修调方法,并进一步研究了降低修调环节对测试系统资源的占用、提高修调效率、简化测试程序等几个方面的优化方法。     

并行测试的测试调度及其控制

本文首先从理上比较严格的证明了测试调度问题是多项式可解的，提出了一种Ｏ（ｎ＾２）的最优测试调度策略。最后，阐述了一种测试调度的控制策略，使得多路转换器控制输入最少。     

并行测试的一种新策略--测试段划分

由于测试响应观察及测试 置入只占用了测试时间的一部分,我们采用测试段划分策略来进一步利用测试调度资源。这样,原来在测试设计调度过程中冲突的子电路对采用测试段划分策略以后可能只是部分冲突了。文中提出了一种新的测试调度算法。该算法通过记录以往的冲突信息,提高了测试调度调度最优解的搜索效率。     

并行测试：多维测试策略

完全同步并行测试是综合测试所必需的，它不会影响生产周期．使测试的深度、覆盖范围和测试仪硬件利用率达到最高，可以满足大批量电子制造环境下不断提高的技术与方法的要求。     

LED驱动类IC的多SITE高效测试

作为目前全球最受瞩目的新一代光源,LED因其高亮度、低热量、长寿命、无毒、可回收再利用等优点,被称为21世纪最有发展前景的绿色照明光源。随着LED的广泛应用,市场上对于LED驱动IC的需求也越来越大。所以,对LED驱动类IC测试环节的周期和准确度要求越来越高。为了提高测试效率,多SITE高效率的IC测试越来越受芯片厂商的青睐。对于LED驱动芯片的多管芯并行测试进行了详细的介绍,并对8工位并行测试的硬件设计和软件编程做了进一步的研究。     

图形测试:多工位模拟和混合信号器件并行测试效率的关键

多工位测试是许多模拟和混合信号器件生产厂家大批量测试的基石.一直以来,模拟和混合信号器件测试系统面临架构的不足致使并行测试效率(PTE:ParallelTestEfficiency)降低。测试系统架构不断地发展寻求并行测试效率的提高。这一组文章说明并讨论多种测试系统硬件和软件的设计改进,产生更高的并行测试效率。     

基于测试码的测试：多测试位模拟和混合信号器件并行测试效率的关键问题

1介绍 多测试位测试是许多模拟和混合信号器件生产厂家大批量测试的基石。一直以来,模拟和混合信号器件测试系统面临架构的不足,使得并行测试效率降低。测试系统架构不断地发展,寻求并行测试效率的提高。这一组文章说明并讨论多种测试系统硬件和软件的设计改进,以实现更高的并行测试效率。     

多并行处理器接收机设计与实现

为满足对卫星信号处理越来越快的速度及通用性的要求,设计并实现了一款高性能的卫星接收机.该接收机的设计在原理上采用多并行处理器的思想,因卫星接收机的中频处理数据量大,实时性高.这样,对芯片的选型提出了很高的要求,通过比较选择了两片目前业界处理能力强的DSP芯片TMS320C6416T核心计算单元,并结合使用了两片功耗低,成本低和大客量的FPGA芯片EP3C120完成卫星接收机中的数据处理,从而使接收机的处理速度和处理能力大大提高,满足了处理高实时性和大数据量卫星信号的要求.     

数字T/R多组件并行测试系统的设计

本文阐述了数字T/R组件的基本工作原理,在原有单组件测试系统基础上,提出一种改进的数字T/R组件并行测试方案,通过共享或增加部分关键仪表资源、软件多线程测试等方式实现多个组件的同时测试,并搭建了某型数字T/R组件双组件并行测试系统,使测试效率得到大幅提升,提升了仪表资源的利用率。     

共享IEEE488的并行测试技术

测试电子产品,诸如蜂窝电话,日益复杂化,通常需要较长的测试时间以及多功能的测试装置。类似地,这些生产厂商不断地承受压力来缩短设计周期、减少生产时间、降低产品成本。测试工程师同样感到巨大压力,这种压力与其它部门工程师相比有过之而无不及。因此,他们不断地在探索降低测试成本的新途径,例如减少每个单元的测试时间,降低设备费用等。有一种方案可以降低成本符合产品进入市场的时间要求,这就是总线共享技术,在单一的系统上同时测试几个产品,这样让你更有效地使用计算机和测试装置。有了当代的计算机和操作系统,多重应用是十分普遍的现     

SOC芯片并行测试中几个值得关注的问题

介绍了提高测试效率的SOC芯片在片测试的两种并行测试方法,结合上海集成电路技术与产业促进中心的多个实际的SOC芯片测试项目中所积累的成功经验,针对多工位测试和多测试项目平行测试这两种并行测试方法,主要阐述了在SOC芯片的并行测试中经常遇到的影响测试系统和测试方法的问题,提出了在SOC芯片在片测试中的直流参数测试、功能测试、模数/数模转换器(ADC/DAC)测试的影响因素和解决方案,并对SOC芯片在测试过程中经常遇到的干扰因素进行分析,尽可能保证SOC芯片在片测试获得的各项性能参数精确、可靠.     

CTA8280集成电路测试系统的研究应用

集成电路测试系统对测试精度、测试速度、测试功能等方面提出了越来越高的要求,测试系统并行测试和乒乓测试结合可以更好地利用现有的硬件资源,最大限度地提高系统的测试效率,降低测试成本。针对CTA8280测试系统结构、关键技术、应用案例进行分析介绍。     

图形测试:多工位模拟和混合信号器件并行测试效率的关键(第二部件)

多工位测试是许多模拟和混合信号器件生产厂家大批量生产测试的基石.随着测试工位数的增加,模拟和混合信号测试系统设计者需要努力克服历来限制并行测试效率(PTE:Parallel Test Efficiency)的架构上的不足。在第一部分中,我们介绍了并行测试效率PTE及其随工位数增加对测试成本的影响,突出了一些效率高的多工位测试系统的重要特性。第二部分我们将介绍pattern-based测试和有关的SmartPin硬件和软件。     

图形测试:多工位模拟和混合信号器件并行测试效率的关键

1介绍多工位测试是大多数模拟和混合信号器件生产厂家大批量测试的基石.随着并行测试工位数的提高,模拟和混合信号器件测试系统的设计人员需要     

隔行扫描电视系统"并行"现象测试图

根据隔行扫描的原理,提出了一种定量测定隔行扫描电视系统隔行扫描性能的原理和方法,设计了相应测试信号,能直观地测定并行方向和程度。     

用TestStand构建通信产品并行测试平台

提高测试效率进而提高测试设备的使用性是当前测试仪器发展和设计的研究前沿。本文分析了利用测试管理环境TestStand 2．0功能强大的内嵌式同步工具来规划和管理并行测试系统,从而达到测试量和设备利用率之间的最佳平衡的实现方法,同时利用TestStand API定制并行测试用户界面,建立了一个并行测试平台,将其运用于通信产品测试领域。     

一种并行内建自诊断测试嵌入式SRAM方案

本文提出了具有自诊断功能的位定向MARCH-TB算法和字定向MARCH-TBW算法，并且在这两个算法的基础上提出并行测试结构来实现了嵌入式内存的测试和诊断。实验结果表明，此测试算法具有故障覆盖率高，诊断故障能力强，测试需要的时间少等优点。     

多关系频繁项集的并行获取

现有的多关系频繁项集的挖掘都是在单机系统环境下进行的,存在着一定的效率问题.由此提出了一种并行处理多个表之间关系的算法,将表进行两两合并,在每台单机上只需要处理两张表的结果,提高了挖掘效率,减少了挖掘时间.