基于SCV的事务级验证建模

结合SystemC验证库(SCV)的特点，提出了一种新的事务级验证模型，对其中部分主要模块进行了描述。该模型具有事务级交易记录、结果自检测以及随机测试等特性，通过该模型能够构建事务级验证平台。通过RAM实例，描述了验证平台的构建过程。     

面向SoC的事务级验证研究

随着集成电路的快速发展，一个SCC的规模已经在几百万门至几千万门左右，面对这样高的复杂度，功能验证成为芯片设计中的一个挑战。传统的验证方法已经成为SoC设计的“瓶颈”。基于事务的验证方法成为SoC设计中功能验证最有效的途径之一。文中重点阐述了基于事务验证的相关概念，给出了完成SoC事务验证的一般流程和设计方法，并详细分析了事务验证平台的设计调试和功能覆盖率分析，最后对传统的验证方法和基于事务的验证方法进行了比较，给出了基于事务验证方法的优点。     

面向SoC的事务级验证研究

随着集成电路的快速发展,一个SoC的规模已经在几百万门至几千万门左右,面对这样高的复杂度,功能验证成为芯片设计中的一个挑战。传统的验证方法已经成为SoC设计的“瓶颈”。基于事务的验证方法成为SoC设计中功能验证最有效的途径之一。文中重点阐述了基于事务验证的相关概念,给出了完成SoC事务验证的一般流程和设计方法,并详细分析了事务验证平台的设计调试和功能覆盖率分析,最后对传统的验证方法和基于事务的验证方法进行了比较,给出了基于事务验证方法的优点。     

用SystemC进行SoC的系统级设计与仿真

IC技术已发展到SoC阶段,系统级设计、仿真和验证已成为IC设计面临的巨大挑战。SystemC是新兴的系统级设计语言,为复杂系统的设计与验证提供了解决方案。本文介绍SystemC的特点和使用方法,深入分析SystemC事务级验证的原理,给出事务级验证的实例,最后还分析SystemC的缺陷和前景。     

基于事务断言验证及SDH芯片验证平台

提出了基于事务断言验证技术,用属性说明语言(Property Specification Language,PSL)描述系统的属性,用事务进行系统的验证,通过编程语言接口机理和工具控制语言来控制验证中PSL断言的状态,使得基于PSL的断言验证可以事务的形式灵活地应用。采用该技术建立了同步数字体系(Synchronous Digitial Hierarchy,SDH)验证平台,验证了超过100万门交换芯片的功能,实践表明,该方法极大的提高了验证覆盖率和验证效率。     

基于SystemC事务级的建模仿真研究

事务级(Transaction-Level,TL)建模是SystemC中提出的一种新型高层次建模方法,以CoCentricSystemStudio(CC-SS)作为SystemC仿真工具,以一个IP路由系统为建模实例,分析了事务级建模的基本特点,以及如何利用事务级模型分析系统整体性能和确定关键设计参数。     

基于SystemC事务级的建模仿真研究

事务级(Transaction-Level,TL)建模是SystemC中提出的一种新型高层次建模方法,以CoCentric System Studio(CC-SS)作为SystemC仿真工具,以一个IP路由系统为建模实例,分析了事务级建模的基本特点,以及如何利用事务级模型分析系统整体性能和确定关键设计参数.     

使用SystemC验证库进行随机验证

SystemC是一种适用于SoC顶层设计的新型硬件设计语言,SystemC验证库是SystemC标准库的一个增补库,用以增强SystemC在SoC顶层验证的能力,本文对SystemC及其验证库进行了简要介绍,重点说明了如何使用SystemC验证库进行随机测试.     

基于SystemC参考模型的UVM验证平台设计

随着集成电路设计复杂度的不断提高,作为芯片开发周期中重要一环的芯片验证已经出现了逐渐乏力的趋势,传统的验证主要使用直接测试的方法,验证工程师们需要编写大量定向测试用例来满足验证的需求,这个过程既费时又费力,因此需要寻找新的验证方法来加快验证速度,提高验证效率.基于SystemC语言具有的强大的高层次建模能力以及UVM验...     

一种基于事务的SoC功能验证方法

本文介绍了基于事务的SoC验证方法,详细说明了事务、事务处理器的概念和事务级验证平台的功能结构.Synopsys公司的RVM验证方法学是当前比较流行的基于事务的SoC验证方法,文中详细介绍了RVM验证平台的层次结构.并且以一个UART模块的功能验证为例,描述了如何利用RVM验证方法学搭建一个高效的可重用的验证平台.     

Towards functional verifying a family of SystemC TLMs

It is often the case that in the development of a system-on-a-chip(SoC)design,a family of SystemC transaction level models(TLM)is created.TLMs in the same family often share common functionalities but differ in their timing,implementation,configuration and performance in various SoC developing phases.In most cases,all the TLMs in a family must be verified for the follow-up design activities.In our previous work,we proposed to call such family TLM product line(TPL),and proposed feature-oriented(FO)design methodology for efficient TPL development.However,developers can only verify TLM in a family one by one,which causes large portion of duplicated verification overhead.Therefore,in our proposed methodology,functional verification of TPL has become a bottleneck.In this paper,we proposed a novel TPL verification method for FO designs.In our method,for the given property,we can exponentially reduce the number of TLMs to be verified by identifying mutefeature-modules(MFM),which will avoid duplicated veri-fication.The proposed method is presented in informal and formal way,and the correctness of it is proved.The theoretical analysis and experimental results on a real design show the correctness and efficiency of the proposed method.     

SystemC中抢占式进程调度的建模

近来用SystemC进行嵌入式软件建模研究非常活跃,目前尚不能用SystemC直接模拟嵌入式软件中常见的抢占式进程调度的行为。本文在详细的分析了SystemC模拟内核的基础上,提出将进程划分为一个一个不可分割的原子进程单元(APUs),作为进程调度的最小单位,并构造出一个RTOS抽象层实现任务抢占、实时调度、中断处理等功能,用以实现抢占式进程调度行为的建模和验证。实例表明,采用文中提出的方法,设计者在系统抽象层就可以进行多任务系统的动态调度如中断、抢占的模拟和验证,有效地提高了设计能力。     

浮点加法的SystemC设计

以IEEE754标准格式中的单精度格式为标准,进行浮点加法器的设计。SystemC作为一种基于C 语言的新型硬件设计语言比较原有的HDL语言在系统级建模、软硬件协调设计方面更具优势,因此也更适用于SoC的设计建模。通过对浮点加法流程的分析,以其算法设计和结构映射为例,对浮点加法步骤加以讨论,得出合适于标准格式的设计,并结合如何应用SystemC进行系统设计,给出浮点加法器部分模块的SystemC描述。     

在SystemC中用ISS构造处理器模型方法分析

讨论了在SystemC环境下，通过封装独立的处理器指令集模拟器来构造具有时钟精度粒度的处理器模型方法。对封装过程中SystemC模块与指令集模拟器之间的信息传递与时钟同步、软件调试器集成、SystemC进程的选择、进程的结构等问题进行了讨论，并分别针对指令精确和周期精确两种类型的指令集模拟器提出了相应的解决方法。     

基于SystemC的嵌入式系统设计的描述模型

系统建模是嵌入式系统设计的关键步骤,其好坏直接影响着设计的质量和产品的上市时间。已有多种建模方案,但每种都有其局限性。本文提出一种由5层模型组成的嵌入式系统设计的模型框架。它能够从需求描述开始,建立CDM功能模型,经一致性验证,满足设计要求后映射到SystemC抽象模型上。利用SystemC的硬件描述特征和仿真库,增加设计细节,分层细化模型并进行验证,最后达到软硬件的协同设计和综合实现的目的。     

A SystemC library for specifying pipeline abstractions

We describe a SystemC library for specifying, modeling, and simulating hardware pipelines. The library includes a set of overloaded operators defining a pipeline expression language that allows the user to quickly specify the architecture of the pipeline. The pipeline expression is used to derive the connectivity of the SystemC modules that define the stages of the pipeline and to automatically insert latches and control modules between the stages to handle the proper routing of transactions through pipeline. Using the SystemC simulator the pipeline can then be simulated and evaluated. The pipeline expression language sits on top of SystemC, exposes all of the features of C++ and SystemC enabling the user to specify, evaluate, and analyze pipeline architectures.