基于单电子晶体管的数字滤波器硬件实现

基于互补型单电子晶体管（SET）逻辑门，提出了SET加法器、移位寄存器和ROM的单元电路。在讨论数字滤波器硬件实现原理基础上，由这三个单元电路实现了一个二阶IIR滤波器。SET的SPICE宏模型验证了设计的正确性。     

基于单电子晶体管图像信号处理应用研究

研究了单电子晶体管的特性，文章提出一种基于单电子晶体管阵列的传输特性实现CNN方法，设计构成CNN。仿真结果表明，所设计的硬件电路具有结构简单、功耗低、频率特性好．将其应用于图像处理具有一定的灵活性和通用性。     

基于SETMOS的CNN结构分析及实现

分析了单电子晶体管(SET)和金属氧化物半导体(MOS)的混合器件——SETMOS所具有的特性,利用补偿原理设计了细胞神经网络(CNN)结构的细胞体电路、分段线性模块、A模板和B模板电路,得到了由SETMOS构成的CNN具体电路。仿真结果表明,所设计的硬件电路结构简单,静态功耗低,约200nW,有利于进一步提高集成电路的集成度,为相关工程领域的实际应用提供了新方法。     

一种基于单电子晶体管的二阶低通滤波器

在研完单电子晶体管(SET)I-V特性的基础上，阐明了一种分区处理法，设计了一个SET积分器电路。并据此实现了一个SET二阶低通滤波器，说明了该滤波器的工作条件、结构、性能、参数和特点。仿真结果表明，该滤波器的传输特性与采用其它两种方法描述SET I-V特性所构成的滤波器的传输特性有良好的一致性。文中所提出的SET I-V特性分区处理法，同样适用于SET在其它功能电路中的应用。     

基于快速滤波算法的卷积神经网络加速器设计

为减少卷积神经网络(CNN)的计算量,该文将2维快速滤波算法引入到卷积神经网络,并提出一种在FPGA上实现CNN逐层加速的硬件架构。首先,采用循环变换方法设计行缓存循环控制单元,用于有效地管理不同卷积窗口以及不同层之间的输入特征图数据,并通过标志信号启动卷积计算加速单元来实现逐层加速;其次,设计了基于4并行快速滤波算法的卷积计算加速单元,该单元采用若干小滤波器组成的复杂度较低的并行滤波结构来实现。利用手写数字集MNIST对所设计的CNN加速器电路进行测试,结果表明：在xilinx kintex7平台上,输入时钟为100 MHz时,电路的计算性能达到了20.49 GOPS,识别率为98.68%。可见通过减少CNN的计算量,能够提高电路的计算性能。     

可编程细胞神经网络硬件实现及应用研究

 本文提出一种模板可编程细胞神经网络的硬件实现方法,设计构成CNN的细胞体电路、A模板电路和B模板电路,组成CNN并进行在图像处理中的应用研究.仿真结果表明,所设计的硬件电路具有结构简单、功耗低、频率特性好、模板参数可编程等特点,可以方便地构成各种规模的CNN,在图像处理应用中具有一定的灵活性和通用性.     

单电子晶体管全加器电路设计

基于单电子晶体管(SET)的I-V特性和二叉判别图数字电路的设计思想,改进了二叉判别图(BDD))单元,得到了一类基本逻辑门电路,进而提出了一种由11个BDD)单元即22个SET构成的全加器电路单元。SPICE宏模型仿真结果验证了设计的正确性。     

单电子晶体管特性的简化分析及其应用

文章在研究单电子晶体管(Single Electron Transistor，SET)I-V特性的基础上，阐明了一种简化分析方法，并据此设计了一个SET积分器，说明了SET积分器的工作条件、结构、性能、参数和特点。仿真结果表明：该积分器的传输特性与采用其它两种方法描述SETI-V特性所构成的积分器传输特性有着良好的一致性。这种简化分析方法同样适用于SET在其它功能电路中的应用。     

基于遗忘效应忆阻器的LIF神经元电路研究

细胞神经网络(CNN)被公认为是一种强大的大规模并行网络架构,能够高速执行运算操作和解决复杂的工程问题,但是目前关于硬件实现神经元的研究处于起步阶段.首先,研究了一个基于SrTiO3(STO)的忆阻仿真模型,并分析了该模型的阻值变化特性与磁滞回线.其次,在此基础上设计了基于忆阻器的LIF神经元电路,验证了忆阻器模型可很...     

背景电荷对单电子晶体管性能的影响及解决方法

在分析单电子晶体管(Single Electron Transistor，SET)I-V特性基础上，阐明了背景电荷对SET I-VGS特性和I-VDS特性的影响，并针对SET工作的不同情况，提出了解决背景电荷问题的几种不同方法。举例说明了其中的一种抑制SET积分器电路背景电荷的方法，仿真结果证实了其有效性。文中所提出的解决背景电荷问题的方法同样适用于其它SET电路。     

单电子晶体管及其在细胞神经网络中的应用

研究了单电子晶体管的特性及主方程法,建立了基于主方程法的单电子晶体管SPICE模型,实现了对细胞神经网络单元的仿真。仿真结果表明,采用主方程法建立的单电子晶体管模型具有合理的精确度,对细胞神经网络单元的实现具有速度快、低功耗的优点,适合复杂细胞神经网络的进一步构建。     

一种基于多输入单电子晶体管的比较器电路

基于多输入单电子晶体管(SET)的Ⅰ-Ⅴ特性和CMOS数字电路的设计思想,提出了一种由18个互补型SET和1个双栅极SET构成的1位比较器电路结构.该比较器优点为:利用一个双栅极SET的固有特性,使异或逻辑块得到了简化,减少了晶体管的数目;电压兼容性好,输入和输出高低电平都接近0.02 V和0 V;静态总功耗低(6.42 pW).仿真结果验证了电路的正确性.     

基于单电子晶体管的动态全加器电路设计

基于单电子晶体管的I-V特性,运用CMOS动态电路的设计思想,提出了一种基于单电子晶体管的全加器动态电路,利用SPICE对设计的电路进行了仿真验证,分析了电荷分享问题.相对于静态互补逻辑电路的设计方法,基于单电子晶体管的动态逻辑电路不仅克服了单电子晶体管固有的电压增益低的缺点,而且器件数目也大幅减少.多栅SET的使用可以减少电荷分享问题对动态电路的影响.     

单电子晶体管的I-V特性数学模型及逻辑应用

基于正统单电子理论，提出了单电子晶体管的I-V特性数学算法改进模型。该模型的优点是：考虑了背景电荷的影响，可由实际物理参数直接获得，支持双栅极工作，便于逻辑电路的分析。研究了背景电荷和各物理参数对I-V特性及跨导的影响，讨论了双栅极单电子晶体管的逻辑应用：简化了“异或”逻辑电路，改进了二叉判别图电路的逻辑单元。     

一种基于互补型单电子晶体管的全加器电路设计

基于单电子晶体管(SET)的I-V特性和CMOS数字电路的设计思想,提出了一种由28个互补型SKT构成的全加器电路结构。该全加器优点为：简化了“P—SET”逻辑块;通过选取一组参数使输入和输出高低电平都接近于0．02mV和0mV,电压兼容性好;延迟时间短,仅为0．24ns。SPICE宏模型仿真结果验证了它的正确性。     

基于SET/MOS混合结构的译码器电路的设计

基于SET的I-V特性以及SET与MOS管互补的特性,以MOS管的逻辑电路为设计思想,首先提出了一个SET/MOS混合结构的反相器,进而推出或非门电路,并最终实现了一个唯一地址译码器.通过SET和MOS管两者的混合构建的电路与纯SET实现的电路相比,电路的带负载能力增强;与纯MOS晶体管实现的电路相比,电路同样仅需要单电源供电,且元器件数目得到了减少,电路的静态功耗大大降低.仿真结果验证了电路设计的正确性.     

单电子晶体管I-V特性数学建模

基于正统单电子理论，提出了单电子晶体管的I-V特性数学模型。该模型的优点是：它由实际物理参数直接获得；支持双栅极工作，更利于逻辑电路应用。I-V特性和跨导仿真结果证实了它的准确性。     

基于主方程法单电子晶体管的Verilog-A行为模型

 基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre 仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合理的精确度,且速度快,为单电子晶体管电路及混合电路的仿真提供了一种有效的方法.     

单电子晶体管的数值模拟及特性分析

在正统单电子理论的基础上,使用主方程方法,对金属隧道结组成的单电子晶体管进行了I-Vg和I-Va特性曲线的数值模拟。在单电子晶体管中,电子能否隧穿通过势垒,主要是由电子隧穿引起的系统自由能的变化而决定的。文中从自由能量出发对器件特性进行分析,从而得到电容、电阻以及电压等参数对库仑台阶及电导振荡的影响。当两个结电阻不同时,能够看到明显的库仑台阶现象。具有较大结电阻的隧穿结,电容也较大时可以完善库仑台阶,优化单电子晶体管的曲线。     

A new SIMPLORER model for single-electron transistors

In the first part of this paper, we present simulations of single-electron transistor (SET) output characteristic using Maple. Typical SET I–V characteristics and charge energies curves are presented by developing Maple programs. In the second part of this work, we develop a new model without considering quantum effects using the superposition theorem, transfer function and Laplace transformer. Finally, we propose a new bloc using SIMPLORER 7.0 simulator to modulate quantum effects in the SET island. This model is based on a parallel analog–digital converter.