循环冗余校验码(CRC)的硬件并行实现

讨论了并行计算循环冗余校验码（CRC）原理，并以USB协议使用的两种CRC的计算为侧给出了硬件并行实现CRC的设计方法。     

一种通用多通道并行CRC计算及其实现

对循环冗余校验码（CRC）现有计算方法存在的问题,提出一种有多个计算器同时计算的通用多通道并行CRC计算新方法,证明了该算法及相关定理,并用实例验证了算法正确性。研究不同参数下该算法软件计算的性能,并实现了高达26Gbit／s硬件CRC计算。分析表明该算法可大幅度提高软硬件计算速度,通过合理选择有关参数能提高CRC计算性价比,在10G以太网和40GSDH等未来高速网络中有较大的应用价值。     

32位CRC校验码的并行算法及硬件实现

通过对CRC校验码原理的分析,研究了一种并行32位CRC算法。该算法采用递推的方法,直接得出计算多位数据后的CRC余数与计算前余数之间的逻辑关系。相对于一般的按位串行计算或者查表并行计算的方法来说,该方法运算速度快且不需要额外的空间存储余数表,十分有利于硬件实现。     

基于DSP和LABVIEW的串行通讯研究

针对传统上位机和下位机串行通讯设计中,MCU数据处理能力不强和上位机程序设计复杂、开发时间长、调试和维护不易的问题,提出了一种基于LABVIEW和DSP的串行通讯设计方案。该方案以DSP作为下位机控制核心,设计了串行通讯硬件接口和下位机串行通讯软件,采用PC机作为上位机,基于LABVIEW 2012开发环境,进行了上位机串行通讯软件开发,并进行了集成测试与验证。实践结果表明,该方案具有运行稳定可靠、可扩展性强、成本低、便于维护等优点。     

基于Profibus实现netLINK网关与PLC的通讯

对上位机与底层PLC运动控制模块的研究发现,上位机具有强大的计算能力和稳定的数据存储,PLC运动控制模块是设备运行的核心。将两者运用netLINK通讯模块进行连接,在数据计算和存储便捷的同时,将会使运动系统更加稳定。     

CRC校验码算法的研究与实现

为了提高实际通信中检查信号传输错误的能力,提高和推广CRC校验技术。本论文用逻辑代数知识、按模运算、代数知识和C语言编程工具设计了几种具体实用的CRC校验码的计算方法,这些方法可以应用到实用的数据检错工程中,具有节省CRC校验器的软硬件资源的特点。     

单片机矿井多路数据采集监测系统

介绍了一种基于8031单片机的多路数据采集监测系统，该系统适用于中、小型矿井，采用双CPU控制，上位控制机和下位监测机均采用8031单片机，下位监测机采集数据，上位控制机控制下位监测机，并进行数据处理、数据显示、键盘输入和系统报警等工作。通过单片机通讯的方式实现数据与控制指令的远距离传输。     

PLC在自由口通讯中实现多地址指针接收数据的实现方法

PLC作为一种稳定可靠的控制器在工业控制系统得到了广泛的应用。但在许多应用场合中,PLC中的数据处理、PLC与上位机通讯等许多情况都需要通过PLC内的地址指针完成数据的调用或存储。针对S7-200PLC与计算机的自由口通讯,上位机需要将多种指令数据写入PLC的变量存储器,这里设计一种多地址指针接收并存储数据的方法,大大减少了与上位机操作指令无关的数据传输,可精确高效地将上位机指令数据写入目标地址,有效解决了串口通讯中出现的因大量数据传输造成的延时。     

关于异步串行通信检测装置设计

设计了一种异步串行接口的检测装置,该装置通过串行接口与上位机进行通讯,并设计了特定的信号源向异步串行通信接口提供信源数据,然后通过产生的取数时钟取回接口回传的PCM码流数据送回上位机进行分析,检测通讯状态。     

并行CRC在FPGA上的实现

循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛,CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算,通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。     

应用于ROHC的CRC算法硬件实现

循环冗余校验(CRC)在很多通信和数据处理领域中得到广泛采用,不同应用领域对其计算需求呈现不规则的情况,无法用统一的方法实现。针对鲁棒包头压缩(ROHC)应用对CRC计算的具体需求(包括数据包序列位数不等、数据长度不规则等),以CRC串行电路结构为基础,得到相应的并行计算公式,设计并优化了CRC生成硬件逻辑结构。该硬件结构简单,不同生成多项式的并行实现电路之间切换调用灵活,数据吞吐量最高可以达到3Gb/s,能够满足无线通信ROHC实时、不规则数据处理的需要。     

可纠正单个错误的并行CRC解码器的设计

在数据传输的过程中通常使用循环冗余校验（CRC）,以检查数据传送过程中是否发生了错误.通常当解码器发现数据帧中有错误发生时都会要求重新发送该数据帧.针对有的同步协议要求解码器同时具有纠正帧头部分发生的单个错误的功能.以CRC的基本原理为基础,分别从算法和程序实现上,介绍了一种高效的硬件实现并行8位CRC-ITU-T检查并纠正发生在16位原始数据和16位CRC码中单个传输错误的校验器.最后给出了相应的综合结果和时序仿真图.     

基于查表法的快速CRC算法设计

无线数据传输的关键问题之一是抗干扰,通过对CRC应用条件和计算方法的分析,设计了任意长度数据的CRC快速算法,实际运行结果表明,该算法可应用于数据率高达96kbps的实时CRC计算中。     

针对任意位的CRC并行化方法及编解码器的实现

介绍了一种基于查表法的针对任意位数据的任意位CRC并行计算的原理及算法，克服了现有的两类CRC并行算法延时大、毛刺多或仅适于2^n位数据的2^n位CRC校验的缺点。该方法使并行CRC校验的传输数据位数与CRC码位数之间的选择更灵活，并且在加速比、功耗和面积等方面具有优势。     

基于FPGA的CRC编解码器实现

循环冗余校验(CRC)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法。介绍了CRC码的原理,分析了CRC编码、解码电路设计思路。利用VHDL语言设计CRC(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了CRC(7,3)编解码电路。仿真及实验结果表明采用此方法实现的CRC编解码器具有速度快、可靠性高及易于大规模集成的优点。     

对JTIDS中的CRC码的仿真及分析

JTIDS是当前美军的主要战术数据链系统,由于JTIDS采用的是无线网络通信技术和应用协议,因此,在复杂电磁环境下的信息化战场上会受到各种干扰的影响,使接收端收到的信息比特产生误码。为了提高通信的可靠性,JTIDS在信道编码模块利用CRC12生成多项式对225bit数据进行了CRC编译码。给出了CRC编译码的具体算法,分析了CRC校验码的漏检概率。在simulink仿真平台上对JTIDS的CRC（237,225）编译码过程进行了仿真,根据仿真的结果分析了CRC（237,225）的漏检率,说明CRC码具有检错效率高、易于实现的特点。     

Huffman code based error screening and channel code optimization for error concealment in perceptual audio coding (PAC) algorithms

The class of perceptual audio coding (PAC) algorithms yields efficient and high-quality stereo digital audio bitstreams at bit rates from 16 kb/sec to 128 kb/sec (and higher). To avoid "pops and clicks" in the decoded audio signals, channel error detection combined with source error concealment, or source error mitigation, techniques are preferred to pure channel error correction. One method of channel error detection is to use a high-rate block code, for example, a cyclic redundancy check (CRC) code. Several joint source-channel coding issues arise in this framework because PAC contains a fixed-to-variable source coding component in the form of Huffman codes, so that the output audio packets are of varying length. We explore two such issues. First, we develop methods for screening for undetected channel errors in the audio decoder by looking for inconsistencies between the number of bits decoded by the Huffman decoder and the number of bits in the packet as specified by control information in the bitstream. We evaluate this scheme by means of simulations of Bernoulli sources and real audio data encoded by PAC. Considerable reduction in undetected errors is obtained. Second, we consider several configurations for the channel error detection codes, in particular CRC codes. The preferred set of formats employs variable-block length, variable-rate outer codes matched to the individual audio packets, with one or more codewords used per audio packet. To maintain a constant bit rate into the channel, PAC and CRC encoding must be performed jointly, e.g., by incorporating the CRC into the bit allocation loop in the audio coder.     

Determination of the Best CRC Codes with up to 10-Bit Redundancy

All binary polynomials of degree up to 10 which are suitable to be used as generator polynomials of CRC codes are classified and all the necessary data for the evaluation of the error control performance of the CRC codes generated by the classified polynomials is calculated. A procedure, based on the computed data, for choosing the best CRC code is suggested.     

Circle-Based Criteria for Performance Evaluation of Controlled DC–DC Switching Converters

An experimental method is proposed to estimate all design specifications represented by circles in the Nyquist plane (e.g., phase margin, sensitivity, and closed-loop bandwidth) in case of closed-loop dc/dc switching converters. The method is based on the complete root contour (CRC) analysis in the root locus plane. All typical specifications for controller design are experimentally checked in case of a boost converter, using only input/output data. The main innovation of this paper is the automatic and systematic application of the CRC method to controlled dc-dc converters. The classic relay-based structure for an experimental estimation of the critical parameters (autotune variation) is compared with a different technique, called sinusoidal autotune variation, more efficient in the case of nonlow-pass systems