基于Matlab和FPGA的CIC滤波器的设计

基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现,所以本文分析了CIC滤波器的原理,性能及影响参数,借助MATLAB的FDATool工具箱设计符合系统要求CIC滤波器,并利用Simulink结合具体的结构建模仿真,验证CIC滤波器性能是否达到要求,最后在FPGA上实现这个结构的CIC滤波器设计,并进行了模拟仿真,综合验证。     

一种数字下变频抽取滤波器的设计

对一个针对数字下变频应用的抽取滤波器从设计指标到版图实现的设计过程进行了详细介绍.该抽取滤波器实现了20倍的降采样,由CIC滤波器、CIC补偿滤波器和半带滤波器三级依次串联而成.通过利用抽取滤波器的等价变换和多项分解性质,各滤波器级的硬件电路开销和运行功耗都得到了降低.     

Sigma-Delta ADC数字抽取滤波器的设计和实现

数字抽取滤波器是Sigma-Delta(Σ-Δ)模数转换器(ADC)的重要组成部分,它负责撞鄄驻调制器输出信号的滤波和抽取。文中设计的数字抽取滤波器由级联积分梳状(CIC)滤波器、CIC补偿滤波器和半带滤波器组成。首先,介绍Σ-Δ ADC原理;然后,讨论数字抽取滤波器的原理及实现;接着,分别从MATLAB和Verilog实现验证抽取滤波器的功能;最后,通过测试实际芯片验证数字抽取滤波器的功能和性能,满足设计要求。     

级联COSINE滤波器在抽取滤波中的研究

为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题,通过对级联COSINE抽取滤波器和传统CIC抽取滤波器的原理推导进行对比,分析出级联COSINE滤波器在幅频特性上同CIC滤波器具有很大相似之处,且在满足高速抽取滤波器的情况下,同时具备很好的低通特性和硬件实现性。通过MATLAB仿真实验得到,级联COSINE滤波器在进行32倍整数抽取时,第一旁瓣衰减约是传统CIC滤波器的2倍,进而说明相对于传统CIC滤波器,级联COSINE滤波器具有更好的旁瓣抑制性能。     

多速率采样中的CIC滤波器设计与分析

CIC滤波器是常用于多速率采样抽取或内插过程中的高效滤波器,具有结构简单,易于工程实现的特点。以提高采样速率为例,首先介绍了内插理论和CIC滤波器原理,重点给出了CIC滤波器设计方法,并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。     

积分梳状滤波器(CIC)的分析与设计

积分疏状滤波器(CIC)是数据通讯中的常用模块,一般用于数字下变频(DDC)和数字上变频(DUC)系统。文章在分析CIC滤波器特性的基础上,通过后面级联ISOP补偿滤波器的方法,改善了CIC滤波器的性能。最后对CIC滤波器进行了设计仿真,并将补偿前和补偿后的CIC滤波器性能进行了对比分析,同时将补偿后的CIC滤波器与传统滤波器消耗的资源情况进行了对比。     

基于Matlab的Sigma-Delta ADC中抽取滤波器设计与分析

抽取滤波器是常用于降低Σ△调制器采样率的数字滤波器.详细讨论了音频Σ△ADC中抽取滤波器的设计方法,即确定了系统流程,深入地研究了CIC滤波器的原理及参数确定方法.并基于Matlab以128倍抽取滤波器的设计过程为例介绍了FDATool和Matlab语言2种滤波器设计方式.给出了滤波器仿真结果.     

改进型CIC抽取滤波器的FPGA实现

为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。     

一种短波数字化电台CIC抽取滤波器的设计

CIC抽取滤波器是数字化接收机数字下变频器的重要组成部分,其指标直接影响数字接收机的性能。本文在论述数字抽取理论及CIC抽取滤波器原理基础上,针对某一短波电台数字化接收机的具体要求,设计了一种CIC抽取滤波器。经过仿真测试,满足了系统要求。     

基于16 bit Sigma-Delta模数转换器的数字滤波器设计

介绍了基于64倍过采样sigma-delta模数转换器的多级抽取滤波器设计.通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍.通过对滤波器电路结构的优化,可节省35%的芯片面积占用量.经过仿真及FPGA验证,该滤波器的信噪比达到99 dB,可以实现16位精度模数转换器的设计要求.