超薄栅氧化层的击穿机理与模型的研究进展

超薄栅氧化层的可靠性是MOS集成电路中最重要的问题之一。文中综合分析了超薄栅氧化层击穿的物理模型,并对其击穿机理进行了详细的描述,同时还指出了一些物理模型中存在的问题。为深入研究超薄栅氧化的击穿机理及其可靠性的建模奠定了基础。     

超薄HfO2高K栅介质薄膜的软击穿特性

研究了高K(高介电常数)栅介质HfO2薄膜的制备工艺,制备了有效氧化层厚度为2.9nm的超薄MOS电容。当栅氧化层很薄时会发生软击穿现象,软击穿和通常的硬击穿是不同的现象。分别利用在栅介质上加恒流应力和恒压应力两种方法研究了HfO2薄膜的击穿特性,实验结果表明,在两种应力方式下HfO2栅介质均发生了软击穿现象,软击穿和硬击穿的机理不同。     

超薄栅介质的击穿特性

本文主要讨论超薄栅介质和隧道氧化层的各种击穿机理，以及评价参数，并结合实际探讨超薄栅介质和隧道氧化层的测试结构，测试和分析技术等有关击穿特性的论证方法，为亚微米工艺，E2PROM工艺和Flashmemory工艺的研究和开发提供一定的技术支撑。     

3—6nm超薄SiO_2栅介质的特性

采用栅氧化前硅表面在 H2 SO4/ H2 O2 中形成化学氧化层方法和氮气稀释氧化制备出 3.2、 4和 6 nm的 Si O2超薄栅介质 ,并研究了其特性 .实验结果表明 ,恒流应力下 3.2和 4nm栅介质发生软击穿现象 .随着栅介质减薄 ,永久击穿电场强度增加 ,但恒流应力下软击穿电荷下降 .软击穿后栅介质低场漏电流无规则增大 .研究还表明 ,用软击穿电荷分布计算超薄栅介质有效缺陷密度比用永久击穿场强分布计算的要大 .在探讨软击穿和永久击穿机理的基础上解释了实验结果     

3-6nm超薄SiO2栅介质的特性

采用栅氧化前硅表面在H2SO4/H2O2中形成化学氧化层方法和氮气稀释氧化制备出3.2、4和6nm的SiO2超薄栅介质,并研究了其特性.实验结果表明,恒流应力下3.2和4nm栅介质发生软击穿现象.随着栅介质减薄,永久击穿电场强度增加,但恒流应力下软击穿电荷下降.软击穿后栅介质低场漏电流无规则增大.研究还表明,用软击穿电荷分布计算超薄栅介质有效缺陷密度比用永久击穿场强分布计算的要大.在探讨软击穿和永久击穿机理的基础上解释了实验结果.     

恒电流应力引起HfO2栅介质薄膜的击穿特性

利用磁控溅射的方法在p-Si上制备了高k(高介电常数)栅介质HfO2薄膜的MOS电容,对薄栅氧化层电容的软击穿和硬击穿特性进行了实验研究.利用在栅极加恒电流应力的方法研究了不同面积HfO2薄栅介质的击穿特性以及击穿对栅介质的I-V特性和C-V特性的影响.实验结果表明薄栅介质的击穿过程中有很明显的软击穿现象发生,与栅氧化层面积有很大的关系,面积大的电容比较容易发生击穿.分析比较了软击穿和硬击穿的区别,并利用统计分析模型对薄栅介质的击穿机理进行了解释.     

恒电流应力引起HfO_2栅介质薄膜的击穿特性

利用磁控溅射的方法在p- Si上制备了高k(高介电常数)栅介质Hf O2薄膜的MOS电容,对薄栅氧化层电容的软击穿和硬击穿特性进行了实验研究.利用在栅极加恒电流应力的方法研究了不同面积Hf O2 薄栅介质的击穿特性以及击穿对栅介质的I- V特性和C- V特性的影响.实验结果表明薄栅介质的击穿过程中有很明显的软击穿现象发生,与栅氧化层面积有很大的关系,面积大的电容比较容易发生击穿.分析比较了软击穿和硬击穿的区别,并利用统计分析模型对薄栅介质的击穿机理进行了解释     

基于类渗流导电的超薄栅氧化层软击穿后的电流模拟

研究了超薄栅氧化层(≤3.0nm)软击穿(soft breakdown,SBD)后的栅电流和衬底电流特性.提出了一个基于类渗流导电的SBD后栅电流和衬底电流的解析公式--类渗流导电公式.该公式能够在较大的电压范围(-4～+3V)模拟氧化层SBD后的栅电流和衬底电流的电流-电压特性,为超薄栅氧化层可靠性的研究提供了一个较为简便的公式.     

基于类渗流导电的超薄栅氧化层软击穿后的电流模拟

研究了超薄栅氧化层(≤3.0nm)软击穿(soft breakdown,SBD)后的栅电流和衬底电流特性.提出了一个基于类渗流导电的SBD后栅电流和衬底电流的解析公式--类渗流导电公式.该公式能够在较大的电压范围(-4～ 3V)模拟氧化层SBD后的栅电流和衬底电流的电流-电压特性,为超薄栅氧化层可靠性的研究提供了一个较为简便的公式.     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明：相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关.得出了QBD的解析表达式,并且对相关参数进行了研究.     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

不同工艺超薄栅氧化层的抗击穿特性

对注F、注N以及先注N后注F超薄栅氧化层的击穿特性进行了实验研究,实验结果表明,在栅介质中引入适量的F或N都可以明显地提高栅介质的抗击穿能力.分析研究表明,栅氧化层的击穿主要是由于正电荷的积累造成的,F或N的引入可以补偿Si/SiO2界面和SiO2中的O3≡Si·和Si3≡Si·等由工艺引入的氧化物陷阱和界面陷阱,从而减少了初始固定正电荷和Si/SiO2界面态,提高了栅氧化层的质量.通过比较发现,注N栅氧化层的抗击穿能力比注F栅氧化层强.     

金属沾污对超薄栅氧(2. 5nm)特性的影响

采用可控的金属沾污程序 ,最大金属表面浓度控制在 10 1 2 cm- 2数量级 ,来模拟清洗工艺最大可能金属沾污表面浓度 .利用斜坡电流应力和栅注入方式测量本征电荷击穿来评估超薄栅氧特性和金属沾污效应 .研究了金属锆和钽沾污对超薄栅氧完整性的影响 .实验结果表明金属锆沾污对超薄栅氧完整性具有最严重危害 ;金属钽沾污的栅氧发生早期击穿现象 ,而金属铝沾污对超薄栅氧完整性没有明显影响 .     

薄棚氧化层的TDDB研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要.经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法.本文重点介绍了TDDB的几种主要击穿模型和机理,比较了软击穿和硬击穿过程的联系与区别,并初步分析了TDDB与测试电场、温度以及氧化层厚度的关系.     

薄栅氧化层的TDDB研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。本文重点介绍了TDDB的几种主要击穿模型和机理,比较了软击穿和硬击穿过程的联系与区别,并初步分析了TDDB与测试电场、温度以及氧化层厚度的关系。     

薄栅介质TDDB效应

在恒压和恒流应力条件下测试了超薄栅氧化层的击穿特性 ,研究了 TDDB(Tim e Dependent DielectricBreakdown)的可靠性表征方法 .对相关击穿电荷量 QBD进行了实验测试和分析 .结果表明 :相关击穿电荷量 QBD除了与氧化层质量有关外 ,还与应力电压和应力电流密度以及栅氧化层面积有关 .对相关系数进行了拟合 ,给出了 QBD的解析表达式 .按照上述表达式外推的结果和实验值取得了很好的一致 .提出了薄栅介质 TDDB效应的表征新方法     

Potential vulnerability of dynamic CMOS logic to soft gate oxide breakdown

The effect of gate oxide breakdown on a circuit designed to emulate a principle of dynamic CMOS logic is studied experimentally. Retention time of a soft node in the circuit is found to strongly decrease after a soft gate oxide breakdown path leading to the node is created in a pass transistor. Based on this observation, it is argued that some soft breakdowns may degrade soft node retention time below the time necessary for successful evaluation of the nodes charge. Consequently, a soft breakdown event in a dynamic CMOS circuit relying on uncorrected soft nodes may result in the failure of the circuit.     

Polarity-dependent dielectric breakdown-induced epitaxy (DBIE) inSi MOSFETs

The physical evidence describing the structural deformation at the failure site of soft breakdowns (SBDs) in the 33-Å and 25-Å ultrathin gate oxide of narrow MOSFETs is reported. A "hillock" type epitaxial Si spot with size ranging from 2 to 100 nm associated with the gate-oxide breakdown failure is always found in the vicinity of the gate oxide and its formation depends strongly on the stress polarity. This epitaxial spot is believed to be induced by the breakdown event and this phenomenon can be named as polarity-dependent dielectric breakdown-induced epitaxy (DBIE)     

衬底热空穴导致的薄栅介质经时击穿的物理模型研究

该文定量研究了热电子和空穴注入对薄栅氧化层击穿的影响,讨论了不同应力条件下的阈值电压变化,首次提出了薄栅氧化层的经时击穿是由热电子和空穴共同作用的结果,并对上述实验现象进行了详细的理论分析,提出了薄栅氧化层经时击穿分两步。首先注入的热电子在薄栅氧化层中产生陷阱中心,然后空穴陷入陷阱导致薄栅氧击穿。