IGBT全自动装片机工艺方法研究

IGBT全自动装片机是用于IGBT制造封装业中的后道封装工艺-固精工序。传统的封装工艺采用两台设备经过两次装片,两次加热,容易造成两次氧化的工艺、应力二次释放等问题。文章讨论的IGBT装片工艺是在一台设备上完成双芯片键合和焊料封装工序,实现IGBT器件的高速、精确装片,为了实现本工艺采用了双抓取、双Wafter平台技术,双识别、双监控系统等多项高端技术。文章从IGBT全自动装片机研究的必要性、工艺的创新性、可行性等几个方面进行了分析。     

60 mm尺度CMOS图像传感器装片工艺技术研究

为了在使用过程中得到高质量的图像,对CMOS图像传感器芯片的贴装精度、芯片倾斜度及装片胶的稳定性要严格控制.对一款60 mm尺度CMOS图像传感器芯片封装结构进行优化研究,进一步优化装片材料和装片工艺参数,解决了芯片倾斜和翘曲问题.芯片翘曲度在10 μm以内,满足图像传感器对封装的技术要求以及可靠性要求.     

超高频晶体管共晶装片中eb结失效的分析

我厂超高频低噪声晶体管在管芯生产过程中，应用了许多特殊工艺，如预光刻、浓棚扩散、硼离子注入、浅结扩散、引线孔光刻采用泡发射极工艺，背面六层金属电极工艺，延伸电极钛铝合金等工艺。3DG79（即3DG105，是正向自动增益控制超高频、低噪声晶体管）用于VHF高频调谐器高频放大用。起先我们是用银浆装片的，为了提高组装质量的一致性，减少集电极欧姆接触电阻，最近我们把3DG79的装片工艺也改成自动共晶装片。共晶装片是在410℃温度情况下，管芯背面（V，N1，AuGe，AuCeSb，AuGe，Au）六层电极的金属层在振动头振动磨擦作用下，…     

分立IGBT的封装技术研究

文章通过对单器件的分立IGBT的封装结构进行分析,针对其结构特点和封装技术要求,特别是封装关键工艺芯片切割的影响,对装片、焊接方面进行工艺研究。并通过试验分析解决实际生产所出现的技术问题,由此形成一套适应于大批量封装生产的IGBT封装工艺技术,成功地应用于分立IGBT器件的批量生产,保证了产品的可靠性,取得了很好的生产效益。     

铅锡烧结全自动装片设备与工艺的研究

本文通过对KNS6300全自动装片机铅锡烧结设备与工艺调试的探索，得到了铅锡烧结全自动装片寻找工艺最佳点的方法，提出了铅锡烧结全自动装片工艺与设备中共性问题的解决设想方案。     

塑料封装集成电路分层浅析及改善研究

当环境温度、湿度发生变化时,塑料封装集成电路内部的不同物质界面会产生分层,分层导致电路回路的开路或间歇性接触不良,极大地影响IC的功能和使用寿命。封装主要材料BOM(如芯片/框架/装片胶/塑封料环氧树脂)是确定IC MSL等级和分层水平的基础,封装制程的工艺设计、组装过程的控制方法、产品防范外力破坏及热电应力防护都是影响分层的因素,BOM组合需要考虑加强材料间的粘结强度及接近的热膨胀系数、设计芯片PO层减少电路表面凹凸落差、框架沟槽凸台设计、制造过程防污染/防氧化控制等,都是改善IC产品内部分层的有效思路。DOE对比试验有助于从复杂的产品制造过程中发现分层产生的根源。     

GZP-2全自动硅片装片机的研制

太阳能电池制造过程中,有多个工序需将硅片装入篮具中,目前的人工装片方式碎片率高、对硅片的污染多.装片机可以代替人工装片,克服人工装片的缺点.主要介绍了GZP-2全自动硅片装片机研制过程中所涉及的机械结构,电气控制等方面的技术,对整机的工作原理、特性和技术创新等做了详细的叙述.     

GZP-2全自动硅片装片机的研制

太阳能电池制造过程中,有多个工序需将硅片装入篮具中,目前的人工装片方式碎片率高.对硅片的污染多.装片机可以代替人工装片,克服人工装片的缺点.主要介绍了GZP-2全自动硅片装片机研制过程中所涉及的机械结构,电气控制等方面的技术,对整机的工作原理、特性和技术创新等做了详细的叙述.     

车载IGBT器件封装装片工艺中空洞的失效研究

IGBT芯片在TO-220封装装片时容易形成空洞,焊料层中空洞大小直接影响车载IGBT器件的热阻与散热性能,而这些性能的好坏将直接影响器件的可靠性。文章分析了IGBT器件在TO-220封装装片时所产生的空洞的形成机制,并就IGBT器件TO-220封装模型利用FEA方法建立其热学模型,模拟结果表明:在装片焊料层中空洞含量增加时,热阻会急剧增大而降低IGBT器件的散热性能,IGBT器件温度在单个空洞体积为10%时比没有空洞时高出28.6℃。同时借助工程样品失效分析结果,研究TO-220封装的IGBT器件在经过功率循环后空洞对于IGBT器件性能的影响,最后确立空洞体积单个小于2%,总数小于5%的装片工艺标准。     

砷化镓微波单片集成电路可靠性预计模型研究

在对微波单片集成电路（MMIC）的失效模式和失效机理进行分析的基础上,提出了砷化镓微波单片集成电路（GaAsMMIC）的可靠性预计数学模型,并通过加速寿命试验确定了产品的基本失效率和预计模型温度系数πT0在大量统计工艺数据和文献数据的基础上,获得了可靠性预计模型中的其它系数。     

芯片的EOS失效分析及焊接工艺优化

为了研究电过应力对功率MOSFET可靠性的影响,分别对含有焊料空洞、栅极开路和芯片裂纹缺陷的器件进行失效分析与可靠性研究.利用有限元分析、电路模拟及町靠性加速实验,确定了器件发生EOS失效的根本原因,并通过优化芯片焊接温度.时间曲线和利用开式感应负载测试方法,比较了工艺优化前、后器件抗EOS的能力,结果表明优化后器件的焊料空洞含量显著减少,抗EOS能力得到明显提高.     

SOT23系列产品MSL1封装工艺研究

近年来集成电路封装材料、设备及工艺技术研究进展迅速,尤其是封装材料及封装设备更是日趋完善。材料性能和设备能力已不再是SOT23系列产品达到MSL1要求的主要/关键限制因素。文章主要研究影响SOT23系列产品达到MSL1要求的工艺过程因素,寻求SOT23系列产品达到MSL1要求的工艺过程控制解决方案。通过对工艺过程中关键工序加工方法、工艺流程及工艺条件的试验,最终确定了可以稳定通过MSL1的方案,其主要做法是:在粘片后采用分段烘烤,在压焊和塑封前加等离子清洗以及对工序间间隔时间进行控制。     

共晶烧结贴片氮气保护改进研究

军用陶瓷或金属封装中的共晶烧结芯片贴装工序存在的主要问题是,Sn基焊料极易氧化形成Sn₂O、SnO₂等氧化物,在共晶过程中不断堆积在焊料表面,形成焊料表面悬浮颗粒,造成PIND失效。文章基于氧化膜破裂理论,通过对当前使用的共晶烧结氮气保护的结构进行改进,采用小型半密闭腔体的方式实现了局部高纯度氮气保护环境。在共晶烧结贴片过程中,氧化膜破裂融入焊料体内,同时因氧化膜破裂而流出的熔融焊料在良好的氮气保护环境下形成新的光亮圆润的焊料表面,有效减少了焊料表面悬浮氧化物颗粒。统计数据表明,该改进研究有效降低了PIND失效率和成品筛选电路的成本损失;该改进实现了共晶烧结贴片焊料表面极少产生悬浮氧化物颗粒,极大地降低了可动颗粒导致的电路短路、断路等误动作的危害性和可靠性风险。     

Reliability aspects of copper metallization and interconnect technology for power devices

The introduction of thick copper metallization and topside interconnects as well as a superior die attach technology is improving the performance and reliability of IGBT power transistor technologies significantly.The much higher specific heat capacity and higher thermal conductivity increases the short circuit capability of IGBTs, which is especially important for inverters for drives applications. This opens the potential to further optimize the electrical performance of IGBTs for higher energy efficiency.The change in metallization requires the introduction of a reliable barrier against copper diffusion and copper silicide formation. This requires the development of an efficient test method and reliability assessment according to a robustness validation approach.In addition, the new metallization enables interconnects with copper bond wires, which yield, together with an improved die attach technology, a major improvement in the power cycling capability.     

SCSP中芯片黏结层在焊接时的可靠性

提出了一个细观力学模型,该模型同时考虑了热膨胀和蒸汽膨胀对叠层芯片尺寸封装(SCSP)中芯片黏结层变形的影响.当初始温度确定时,由该模型可求得给定温度下芯片黏结层内部的蒸汽压力和孔隙率,从而判断芯片黏结层在焊接回流时的可靠性.当温度从100℃升高到250℃时,芯片黏结层的饱和蒸汽压、等效弹性模量及孔隙率分别从0.10 ...     

IC封装中引起芯片裂纹的主要因素

芯片裂纹是半导体集成电路封装过程中最严重的缺陷之一。由于芯片裂纹最初发生在芯片的背面,而且有时要在高倍显微镜下才能观察到,所以这种缺陷在很多情况下不易被发现。文章主要介绍和探讨了IC封装过程中引起芯片裂纹的主要原因。划片刀速度、装片顶针位置／顶针高度和吸嘴压力、塑封框架不到位以及切筋打弯异常等都会引起芯片裂纹,从而在从IC焊接到PCB板或使用过程中出现严重的失效和可靠性质量问题。只有了解了导致芯片裂纹的各种因素,半导体集成电路封装厂商才能采取针对性的预防措施杜绝芯片裂纹这种致命的缺陷。     

满足各种挑战的WCSP封装持续增长

晶圆级芯片尺寸封装（WCSP）消除了类似传统的芯片键合、引线键合和倒装芯片贴装过程的封装工序。这种办法可以为半导体产品用户实现更快的上市时间。WCSP封装应用空间正在扩大到新的领域,并根据管脚数量和器件类型进行细分。WCSP封装正在集成无源、分立元件、射频和存储器器件方面得到应用,并扩展到逻辑集成电路和MEMS器件。但伴随着这种应用的增长出现了很多问题,其中包括随着芯片尺寸和管脚数量的增长对电路板可靠性的影响。概述当今的挑战,以及这些集成和硅通孔技术的未来趋势。     

芯片剪切力、键合强度改进案例

本文介绍了某微波组件芯片剪切力和键合强度的改进案例，通过正交试验优化了粘片和键合两个关键工序，保证了产品批量生产的可靠性和工艺一致性。