基于多处理器测量平台的接口与通信设计

该文介绍了以奔腾系列主处理器、高性能DSP处理器和FPGA为核心的多处理器嵌入式计算机平台的接口与通信设计。     

基于K60＋FPGA的小型移动机器人硬件设计

本文介绍了一种基于K60N512处理器和FPGA的嵌入式移动机器人平台,并具体分析了各个模块在硬件上的设计和实现。机器人平台采用模块化的分层结构设计,充分发挥了ARM与FPGA各自的特点,并提供有丰富的外设和接口,具有良好的通用性和可扩展性,为本文以后的工作提供了良好的基础硬件平台。     

基于FPGA的高可靠性接口模块设计

介绍了处理器接口模块的设计现状及存在问题,提出了一种新的基于FPGA的处理器接口模块的设计方案.对FPGA的功能进行了分析,介绍了开发流程.按照自顶向下的设计规则,将FPGA设计划分为多个功能模块,介绍了各个模块的功能、基本结构和关键电路等.使用Modelsim进行了VerilogHDL代码级的功能仿真和时序仿真.最后在控制系统平台上进行了系统功能测试,证明了处理器接口模块的稳定性和可行性.     

通过仿真确保信号完整性设计

PowerPC处理器能帮助实现快速灵活的可编程嵌入式平台设计.Virtex-4 FX平台利用集成于双PowerPC处理器的创新辅助处理器单元(APU)控制器,支持新的硬件加速应用.FX APU控制器又大大改善了软件算法的执行,提高了FPGA资源可用性.本文将介绍使用Xilinx/Ansoft 10Gbps背板设计套件确保互连性能.     

在FPGA上实现一个SIP视频服务器

详细介绍了在FPGA平台上,以MicroBlaze软核为处理器、Petalinux为操作系统环境,如何设计与实现一个基于SIP协议的视频服务器。本设计实现了Petalinux操作系统在FPGA平台的XUPV5LX110T开发板上的移植,给出了SIP视频会话建立的各个过程以及基于RTP协议的视频数据传输方案,解决了FPGA平台与PC机之间的虚拟连接与视频数据通信的难题。     

基于OpenBus系统的FPGA嵌入式设计与实现

随着FPGA技术的发展,FPGA设计已不再只是硬件电路的设计,而是包含处理器、外围组件和接口逻辑在内的完整数字系统,同时在处理器中编程完成嵌入式代码的FPGA"软"设计。与传统的主要基于硬件描述语言进行FPGA设计开发不同,本文在电路设计软件Altium Designer开发环境下,结合Xilinx公司的ISE设计软件,在AltiumDesigner的创新电子设计平台NanoBoard 3000上,设计实现了基于Altium Designer特有的系统级设计方法 OpenBus系统的32位处理器控制LED的FPGA嵌入式设计。     

基于ARM7TDMI的SoC芯片的原型验证

验证是SoC（系统芯片）设计的重要环节,FPGA原型验证平台能以实时的方式进行软硬件协同验证,缩短SoC的开发周期,验证系统级芯片软硬件设计的正确性,降低SoC系统的开发成本。本文介绍了基于ARM7TDMI处理器核的SoC芯片设计项目,提出相应的FPGA软硬件协同设计与验证的方案,并在此SoC芯片开发过程中得以实施,取得良好效果。     

基于NiosⅡ的ECCDSA签名验证终端设计

本文简单介绍NiosⅡ软核处理器的功能及基于FPGA的ECCDSA签名验证算法的设计方法,综合利用NiosⅡ软核处理器的可配置性和传统FPGA硬件设计的方法,完成了ECCDSA签名验证终端系统的设计实现。     

基于Niosll的ECCDSA签名验证终端设计

本文简单介绍NiosⅡ软核处理器的功能及基于FPGA的ECCDSA签名验证算法的设计方法,综合利用NiosII软核处理器的可配置性和传统FPGA硬件设计的方法,完成了ECCDSA签名验证终端系统的设计实现.     

基于NiosⅡ的SD卡驱动程序开发

提出一种在FPGA Nios Ⅱ软核处理器下SD卡驱动设计的方法.采用Altera公司的FPGA可编程逻辑器件,构建了Nios Ⅱ软核处理器平台,并在此之上实现了SD卡的驱动设计.实验结果表明:设计提高了FPGA系统的设计灵活度,并有效地控制了FPGA的资源利用率.     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

基于ARM+FPGA的影像交互与显示系统设计

为促进航空测绘信息获取的数字化、一体化、实时化,本文利用FPGA(Field-Programmable Gate Array,即现场可编程门阵列)并行处理的优势结合ARM处理器低功耗高性能的特点,基于ARM+FPGA的双核硬件架构实现了影像的交互与显示。该系统以Linux操作系统为软件开发平台,以ARM11嵌入式处理器为硬件核心、FPGA作为协处理器,采用FPGA片内FIFO(First Input First Output,即先进先出存储器)作为ARM处理器与FPGA之间的高速通信桥梁,针对Linux 2.6.36内核完成了对FPGA设备的驱动设计,并基于Qt图形用户界面实现了影像的实时显示。测试结果表明,ARM处理器与FPGA之间能够实现VGA(640×480)图像的高速交互,帧率可达26帧/s,最大传输带宽为182Mbps。该系统不仅体积小、功耗低、成本低,而且稳定性好、功能强,能够满足航空遥感摄影系统的实时性要求。     

基于Zynq7020的组合导航处理平台软硬件系统的设计与实现

提出一种基于Zynq处理平台的组合导航系统设计及实现方案,Zynq7020作为新近发展的可扩展处理平台,集成了大规模可编程逻辑器件(FPGA)、低功耗高性能先进ARM处理器,两者通过内部总线互联与通信,满足高集成度、高性能数据处理的应用需求.基于Zynq处理器设计并实现组合导航处理平台,替代原有的FPGA+DSP+ARM导航解算模式,单芯片完成IMU信号采集,信号处理和导航解算等功能,降低整机设计的复杂度和成本.     

基于ARM＋FPGA的重构控制器设计

为满足可重配置系统的灵活性要求,介绍了一种“ARM处理器＋FPGA”结构的重构控制器的设计,提出由ARM微处理器通过模拟JTAG接口的FPGA在系统配置目标可编程器件的方法。给出系统设计的硬件结构,并详细介绍了JTAG在系统配置FPGA的时序要求,以及在此结构中如何利用IEEE JTAG 1149．1边界扫描测试技术和喵述JTAG总线标准的XSVF格式配置文件来实现对目标可编程器件进行在系统配置。     

基于ARM的温度监控系统设计

提出了一种实时操作系统,采用高速ARM嵌入式微处理器和数字温度传感器(DS18B20)进行的温度采集及监测实验.文中主要采用嵌入式实时操作系统Windows CE作为软件平台,用低功耗、高性能的Samsung公司的32位ARM微处理器S3C2440为主控芯片,以TE2440开发板作为硬件平台,设计了一个温度监控系统.其主要功能模块有温度信号采集模块、ARM控制模块、数据读取模块和显示模块.整个系统使用windows ce操作系统下的EVC编译软件进行设计,采用C++语言编程实现数据的采集、读取、传输以及LCD显示,设计灵活,调试简单.     

基于STM32的全相位FFT相位差测量系统

针对军用和民用工程领域信号相位差测量的需要,基于全相位测量理论,使用ARM公司的高性能32Bit CortexM32内核处理器STM32F103,设计并制作了一个低成本,结构简单,处理速度快而有效的相位差测量系统,通过采样了127个点,处理后做64个点的FFT,实现了信号相位差的测量.测试结果表明有效分辨精度为1度.     

基于片上PowerPC的Vxworks处理平台设计

随着数字信息技术和网络技术的高速发展,嵌入式系统设计已经成为目前蓬勃发展的行业之一。由于FPGA嵌入式处理器具有体积小、功耗低、集成度高、能与FPGA内部逻辑紧密结合的优势,它必将引领嵌入式系统设计的新潮流。基于Xilinx公司Virtex-IV系列FPGA平台,在其内嵌PowerPC405处理器上构建Vxworks操作系统平台,通过与传统嵌入式处理平台的比较说明该平台的特点和优势。详细阐述了系统软硬件协同设计方法和平台构建过程。     

基于ARM＋ZigBee的通用网络测控系统硬件设计

根据当前网络化测控需求,采用了ARM920T核的微处理器S3C2440,ZigBee无线SoC芯片CC2430F128相结合的硬件设计方案,设计了一种基于ARM和ZigBee的通用网络化测控系统硬件平台,详细阐明了系统各模块的硬件设计。实际应用表明,系统硬件平台网络性能好、通用性强且成本较低。     

3G移动终端基带信号处理器设计与实现

文章设计了一种基于先进微处理器(ARM)、数字信号处理器(DSP)和现场可编程门阵列(FPGA)体系结构的3G移动终端基带信号处理器。该处理器能灵活实现移动通信系统中基带信号的各种处理,通过无线信号实现移动终端同基站之间的发送与接收,而且能够于不同基站之间进行信号切换。该系统的硬件设计包括以ARM主控模块、DSP实时数据处理模块和FPGA信号生成模块,移动终端软件包括应用层软件、通信协议软件和物理层软件,很好地满足了标准兼容和客户对于功能改善和低成本的需求。     

基于NiosII的SD卡驱动程序开发

提出一种在FPGANiosⅡ软核处理器下SD卡驱动设计的方法。采用Altera公司的FPGA可编程逻辑器件．构建了NiosH软核处理器平台,并在此之上实现了SD卡的驱动设计。实验结果表明：设计提高了FPGA系统的设计灵活度,并有效地控制了FPGA的资源利用率。