基于VHDL的FPGA器件设计

本文详细讨论了用ＶＨＤＬ语言进行ＦＰＧＡ设计的方法，阐明了ＶＨＤＬ语言的基本概念以及ＶＨＤＬ的综合过程，并举例说明了如何编写可综合的ＲＴＬ级ＶＨＤＬ代码。     

Verilog HDL与逻辑系统设计

ＶｅｒｉｌｏｇＨＤＬ与逻辑系统设计北京航空航天大学ＥＤＡ实验室夏宇闻随着计算机和半导体工艺技术的发展，数字逻辑电路的设计正悄悄地进行着一场重大的革命。这场革命的核心是采用硬件描述语言（ＶＨＤＬ或ＶｅｉｌｏｇＨＤＬ）来设计复杂的数字逻辑系统。早在七十年...     

基于VHDL的系统规范语言的研究

将ＶＨＤＬ语言应用到嵌入式系统的设计提供支持是扩展ＶＨＤＬ对系统级设计支持的一种研究途径．本文考察了几个典型的对系统级设计提供支持的规范语言，它们都将ＶＨＤＬ集成到自己的设计方法之中．在此基础上，作者总结了支持系统级设计的规范语言的基本要素，指出将形式描述方法与ＶＨＤＬ相结合可提供一种更有效的设计支持工具．     

VLSI设计中面向VHDL的图形接口

本文着重讨论了数字电路设计中采用ＶＨＤＬ语言作为设计工具时的图形接口问题，介绍了ＶＨＤＬ语言作为开发工具的系统采用图形接口的必要性，同时还介绍了ＶＨＤＬ语言可采用图文混合编辑的依据，以及采用图文混合编辑时ＶＨＤＬ描述由分解到合并生成源描述的思想，是ＲＭＳ仿真系统ＶＨＤＬ图形输入的基础。     

VISI设计中面向VHDL的图形接口

本文产生讨论了数字电路设计中采用ＶＨＤＬ语言作为设计工具时的图形接口问题，ＶＨＤＬ语言作为开发工具的系统采用图形接口的必要性，同时还介绍了ＶＨＤＬ语言可采用混合编辑的依据，以采用图文混合编辑时ＶＨＤＬ描述由分解到合并生成源描述的思想，是ＲＭＳ仿真系统的ＶＨＤＬ图形输入的基础。     

硬件描述语言VHDL

硬件描述语言ＶＨＤＬ及其支撑的设计自动化工具是ＥＤＡ领域的重要研究课题，本文简要介绍了硬件描述语言ＶＨＤＬ的特点、结构及应用．     

VHDL语言高级综合子集的确立及其实现方法

越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合。本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法。     

VHDL硬件描述语言及其发展

本文简要介绍ＶＨＤＬ语言的基本特征和支持系统，总结了ＶＨＤＬ语言的目前研究状况，指出以ＶＨＤＬ语言为接口，研制我们的设计自动化工具是正确的抉择。     

开放的VHDL模拟环境OVSE

本文介绍了一个开放的ＶＨＤＬ模拟环境。其基本模块包括：编译器、展开器、连接器和模拟器ＨＳＩＭ，可完成逻辑级的层次设计验证。重点阐述了开放ＶＨＤＬ编译的基本思想，简单叙述了模拟器的前端和后端共享开放模块。这些开放模块研制加环境新的ＶＨＤＬ工具提供了便利的支持。     

VHDL与电子自动化

随着电子设计自动化（ＥＤＡ）时代的到来，传统的硬件设计方法已经无法满足人们的要求了，ＶＨＤＬ语言作为一种高级硬件描述语言，由于它能以形式化的方式描述数字系统，从而大部分繁琐的工作可以由计算机来完成，而设计师能专注于整个系统的设计。ＶＨＤＬ的出现为电子设计自动化（ＥＤＡ）的发展打下了坚实的基础，也给硬件设计领域带来一场革新。本文就此介绍了ＶＨＤＬ语言的基本构成和语句，及使用ＶＨＤＬ语言设计的优点。     

概念形成学习系统中数值属性的表示与聚类

本文在对ＣＯＢＷＥＢ、ＣＬＡＳＳＩＴ等概念聚类系统研究的基础上，提出了一种用数值属性的聚类分划来表示数值属性的方法．这种表示的核心是基于数值属性的取值分布．对于在这种表示下数值属性聚类的相关问题及性质，本文进行了较为详细的讨论．在此基础上，本文给出了一个能统一处理数值属性和符号属性的聚类评价函数．一个基于聚类分划表示方法的概念形成学习系统ＣＦＬＳ（ｃｏｎｃｅｐｔｆｏｒｍａｔｉｏｎｌｅａｒｎｉｎｇｓｙｓｔｅｍ）已在微机上实现，并被应用于地质学领域的三叶虫分类问题．本文对ＣＦＬＳ的设计和实现进行了介绍.     

用VHDL-AMS进行概念设计

ＶＨＤＬ－ＡＭＳ是ＶＨＤＬ向模拟和混合信号领域的诉展,ＶＨＬＤ－ＡＭＳ为设计者提供了在概念级处理复杂系统的能力,随着ＶＨＤＬ－ＡＭＳ的标准化,将诞生处理复杂的模拟和混合信号模型的有效的模拟器,文中介绍了ＶＨＬＤ－ＡＭＳ模拟扩展的主要内容,展示了一个混合模式模拟环境,并给出了模拟解算器的构成,讨论了连续和离散模拟的同步问题;用４个例子说明ＶＨＤＬ－ＡＭＳ在概念设计中的应用。     

VHDL编译型事件驱动模拟算法

VHDL模拟器在VLSI高层设计验证中起着重要的作用，设计正确性的快速有效检索对加快整个设计流程至关重要，模拟算法从根本上决定了模拟验证的效率，是构造高效模拟器的关键。文中讨论了VHDL的各种不同模拟算法，提出了将编译型实现算法与事件驱动调度算法结合的模拟算法，并提出了将VHDL设计源描述转化为等价C＋＋代码再编译为机器目标代码的模拟算法实现方法。此算法结合了事件驱动调度算法的模拟元件数少和编译型实现算法执行速度高的优点，并巧妙利用了面向对象的多态性特点，具有速度快、直观和易于扩弃的优点。文章最后给出了试验结果，进一步说明了算法的效率和优点。     

VHDL语言及其在实际电路设计中的简化问题

VHDL（超高速集成电路硬件描述语言）目前在电子设计领域得到了广泛的应用。但是，实现同样的系统功能，不同的电路设计师可以采用不同的实际方法，这样就存在一个电路复杂程度的问题，因此，有必要深入讨论在VHDL设计设计、应用中如何简化实际电路，达到优化设计的要求。影响电路复杂程度的主要因素有：不同的语言描述方法，逻辑设计的合理性，VHDL语句的运用灵活程度和设计规划的优劣程度，为尽可能简化电路设计，可以采用；避免不必要的寄存器描述，人解逻辑电路以减少占用面积，用集成度高的电路语言直接表述和采用最简单，优化的设计方案。     

基于模型检查的VHDL到FSM的转换

随着计算机软硬件系统规模的日益复杂,如何保证系统的正确和可靠,逐渐成为当前理论界和产业界共同关心的重要问题.为此提出的诸多理论和方法中,模型检查以其简洁明了和自动化程度高而引人注目.提出了一个针时时序电路VHDL设计的模型检查的解决方案.讨论了该方案的系统结构,将VHDL设计转化为有限状态机模型的算法,以及针对同步时序电路设计的模型化简,可有效减少FSM的状态空间,继而可以采用符号模型检查算法对需要检查的性质进行验证.     

VHDL语言在FPGA中的应用

本文讨论了用VHDL语言进行FPGA设计的方法,简单介绍了VHDL语言的基本概念以及FPAG的设计流程,并举例说明了如何编写可综合的VHDL代码,使用Altera公司的MAX+PLUSII10.2开发软件进行功能仿真并给出仿真波形。     

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程，并且VHDL语言在设计中的作用也日益显著．简要论述了关于FPGA的VHDL设计中一些注意事项，提高电路描述的正确性，从而提高FPGA设计的性能．     

P/T系统的VHDL描述及实现

利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。