超薄栅MOS器件热载流子应力下SILC的产生机制

通过测量界面陷阱的产生,研究了超薄栅n MOS和p MOS器件在热载流子应力下的应力感应漏电流( SIL C) .在实验结果的基础上,发现对于不同器件类型( n沟和p沟)、不同沟道长度( 1、0 .5、0 .2 75和0 .13 5 μm)、不同栅氧化层厚度( 4和2 .5 nm) ,热载流子应力后的SIL C产生和界面陷阱产生之间均存在线性关系.这些实验证据表明MOS器件减薄后,SIL C的产生与界面陷阱关系非常密切     

热载流子应力下超薄栅p MOS器件氧化层陷阱电荷的表征

利用电荷泵技术研究了 4nmpMOSFET的热载流子应力下氧化层陷阱电荷的产生行为 .首先 ,对于不同沟道长度下的热载流子退化 ,通过直接的实验证据 ,发现空穴陷阱俘获特性与应力时间呈对数关系 .然后对不同应力电压、不同沟道长度下氧化层陷阱电荷 (包括空穴和电子陷阱俘获 )的产生做了进一步的分析 .发现对于 pMOSFET的热载流子退化 ,氧化层陷阱电荷产生分两步过程 :在较短的应力初期 ,电子陷阱俘获是主要机制 ;而随着应力时间增加 ,空穴陷阱俘获作用逐渐显著 ,最后主导了氧化层陷阱电荷的产生.     

热载流子应力下超薄栅pMOS器件氧化层陷阱电荷的表征

利用电荷泵技术研究了4nm pMOSFET的热载流子应力下氧化层陷阱电荷的产生行为.首先,对于不同沟道长度下的热载流子退化,通过直接的实验证据,发现空穴陷阱俘获特性与应力时间呈对数关系.然后对不同应力电压、不同沟道长度下氧化层陷阱电荷(包括空穴和电子陷阱俘获)的产生做了进一步的分析.发现对于pMOSFET的热载流子退化,氧化层陷阱电荷产生分两步过程:在较短的应力初期,电子陷阱俘获是主要机制;而随着应力时间增加,空穴陷阱俘获作用逐渐显著,最后主导了氧化层陷阱电荷的产生.     

深亚微米MOS器件的热载流子效应

对深亚微米器件中热载流子效应 (HCE)进行了研究 .还研究了沟道热载流子的产生和注入以及与器件工作在高栅压、中栅压和低栅压三种典型的偏置条件的关系 .在分析热载流子失效机理的基础上 ,讨论了热载流子效应对电路性能的影响 .提出影响晶体管热载流子效应的因素有 :晶体管的几何尺寸、开关频率、负载电容、输入速率及晶体管在电路中的位置 .通过对这些失效因素的研究并通过一定的再设计手段 ,可以减少热载流子效应导致的器件退化 .     

深亚微米MOS器件的热载流子效应

对深亚微米器件中热载流子效应(HCE)进行了研究.还研究了沟道热载流子的产生和注入以及与器件工作在高栅压、中栅压和低栅压三种典型的偏置条件的关系.在分析热载流子失效机理的基础上,讨论了热载流子效应对电路性能的影响.提出影响晶体管热载流子效应的因素有:晶体管的几何尺寸、开关频率、负载电容、输入速率及晶体管在电路中的位置.通过对这些失效因素的研究并通过一定的再设计手段,可以减少热载流子效应导致的器件退化.     

深亚微米MOS器件的热载流子效应

对深亚微米器件中热载流子效应(HCE)进行了研究.还研究了沟道热载流子的产生和注入以及与器件工作在高栅压、中栅压和低栅压三种典型的偏置条件的关系.在分析热载流子失效机理的基础上,讨论了热载流子效应对电路性能的影响.提出影响晶体管热载流子效应的因素有:晶体管的几何尺寸、开关频率、负载电容、输入速率及晶体管在电路中的位置.通过对这些失效因素的研究并通过一定的再设计手段,可以减少热载流子效应导致的器件退化.     

一种用于提取LDD结构n-MOSFET热载流子应力下界面陷阱产生的改进方法

提出了一种新的基于电荷泵技术和直流电流法的改进方法,用于提取LDD n-MOSFET沟道区与漏区的界面陷阱产生.这种方法对于初始样品以及热载流子应力退化后的样品都适用.采用这种方法可以准确地确定界面陷阱在沟道区与漏区的产生,从而有利于更深入地研究LDD结构器件的退化机制.     

一种用于提取LDD结构n-MOSFET热载流子应力下界面陷阱产生的改进方法

提出了一种新的基于电荷泵技术和直流电流法的改进方法,用于提取LDDn MOSFET沟道区与漏区的界面陷阱产生.这种方法对于初始样品以及热载流子应力退化后的样品都适用.采用这种方法可以准确地确定界面陷阱在沟道区与漏区的产生,从而有利于更深入地研究LDD结构器件的退化机制.     

热载流子退化对MOS器件的影响

介绍了评价热载流子注入效应的加速寿命试验，针对具体的工艺线，提取了MOS管加速寿命试验的模型参数，以阈值电压变化10mV为失效判据，分别对0．8μm和0.6μm工艺线的热载流子注入效应进行了评价。整个测试过程由程序控制，设备精度高，使用简便，适用于亚微米和深亚微米工艺线的可靠性评价。     

含氟超薄栅氧化层的抗击穿特性研究

对含 F超薄栅氧化层的击穿特性进行了实验研究。实验结果表明 ,在栅介质中引入适量的 F可以明显地提高栅介质的抗击穿能力。分析研究表明 ,栅氧化层的击穿主要是由于正电荷的积累造成的 ,F的引入可以对 Si/Si O2 界面和 Si O2 中的 O3 ≡ Si·与 Si3 ≡ Si·等由工艺引入的氧化物陷阱和界面陷阱进行补偿 ,从而减少了初始固定正电荷和 Si/Si O2 界面态 ,提高了栅氧化层的质量。研究结果表明 ,器件的击穿电压与氧化层面积有一定的依赖关系 ,随着栅氧化层面积的减小 ,器件的击穿电压增大。     

超薄栅n-MOSFETs热载流子寿命预测模型

对氧化层厚度为 4和 5 nm的 n- MOSFETs进行了沟道热载流子应力加速寿命实验 ,研究了饱和漏电流在热载流子应力下的退化 .在饱和漏电流退化特性的基础上提出了电子流量模型 ,此模型适用于氧化层厚度为 4— 5 nm或更薄的器件     

开态热载流子应力下的n-MOSFETs的氧化层厚度效应

在最大衬底电流条件下(Vg=Vd/2),研究了不同氧化层厚度的表面沟道n-MOSFETs在热载流子应力下的退化.结果表明, Hu的寿命预测模型的两个关键参数m与n氧化层厚度有着密切关系.此外,和有着线性关系,尽管不同的氧化层厚度会引起不同的模型参数,但是如果对于不同厚度的氧化层,采用不同的m与n,Hu的模型仍然成立.在这个结果的基础上,Hu的寿命预测模型能用于更薄的氧化层.     

超薄氧化层中的中性陷阱对隧穿电流的影响和应变诱导漏电流

用数值分析的方法讨论了中性陷阱对超薄场效应晶体管(MOSFET )隧穿电流的影响.中性陷阱引起势垒的变化在二氧化硅的导带中形成一个方形的势阱.对于不同的势垒变化,计算了电子隧穿氧化层厚度为4nm的超薄金属氧化物半导体结构的电流.结果表明,中性陷阱对隧穿电流的影响不能被忽略,中性陷阱的存在使隧穿电流增加,并且通过这个简单的模型能够理解应变诱导漏电流的产生机制.     

FN应力下超薄栅N-MOSFET失效的统计特征及寿命预测

通过对不同氧化层厚度的 N- MOSFET在各种条件下加速寿命实验的研究 ,发现栅电压漂移符合 Weibull分布 . Weibull分布统计分析表明 ,5 .0、 7.0和 9.0 nm器件在 2 7和 10 5℃下本征失效的形状因子相同 ,即本征失效的失效机制在高低温度下相同 .非本征失效的比例随温度升高而增大 .在此基础上得出平均寿命 (t50 )与加速电场E成指数关系 ,进而提出了器件的寿命预测方法 .此方法可预测超薄栅 N- MOSFET在 FN应力下的寿命     

动态应力下MOS器件热载流子效应研究

研究了 MOS器件中的热载流子效应 ,在分析了静态应力下 MOSFET寿命模型的基础上 ,提出了动态应力条件下 MOSFET的寿命模型。此外 ,还研究了沟道热载流子的产生和注入与器件偏置条件的关系 ,讨论了热载流子效应对电路性能的影响。通过对这些失效因素的研究和通过一定的再设计手段 ,可以减少热载流子效应导致的器件退化     

超薄Si3N4/SiO2（N/O）stack栅介质及器件

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究．结果表明，同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较，前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者．在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μｍ的CMOS器件，器件很好地抑制了短沟道效应．在Vds=Vgs=±1.5V下，nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μｍ和－281.3μA/μｍ，对应Ioff分别是8.3nA/μｍ和－1.3nA/μｍ．     

高压pLEDMOS器件在不同应力条件下导通电阻的衰退及改进方法

实验测试结果揭示高压pLEDMOS器件在不同的应力条件下,导通电阻的衰退结果不同,半导体器件专业软件MEDICI模拟结果表明Si/SiO2表面的陷阱产生以及热电子的注入和俘获导致了高压pLEDMOS器件在不同的应力条件下产生不同的导通电阻衰退.文中同时提出了一种改进方法:用场氧代替厚栅氧作为高压pLEDMoS器件的栅氧,MEDICI模拟结果显示该方法可以明显降低/减缓高压pLEDMOS导通电阻的衰退.