首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 15 毫秒
1.
张兆华  岳瑞峰  刘理天 《半导体学报》2003,24(12):1318-1323
提出了一种新的环振式数字加速度传感器,它采用做在硅梁上的MOS环形振荡器作为敏感元件,两个反方向变化的环振输出信号通过集成在片内的混频器实现频率相减.该传感器具有准数字输出、灵敏度高、温度系数低以及制作工艺简单等特点.分析了环形振荡器的频率特性,以及环形振荡器的谐振频率和加速度的关系,分析并设计了加速度传感器的环形振荡器电路、混频器电路、物理结构以及制作工艺,并制作了样品,其灵敏度为6 .91k Hz/g.  相似文献   

2.
研制了一种新型环振式数字压力传感器,它可应用于汽车轮胎压力监测报警系统(TPMS).采用硅薄膜上的PMOS环形振荡器作为压力敏感元件,两个反方向变化的环振输出信号通过集成在片内的混频器实现频率相减.该传感器具有准数字输出、温度系数低、灵敏度高以及制作工艺简单等特点.分析并设计了压力传感器的环形振荡器电路、混频器电路、物理结构.分析了环形振荡器的频率特性、环形振荡器的谐振频率与压力的关系,以及制作工艺,并制作了样品,其灵敏度为5.12 kHz/Bar.  相似文献   

3.
提出了一种新的环振式数字压力传感器,它采用做在硅梁上的MOS环形振荡器作为敏感元件,两个反方向变化的环形振荡器的输出信号通过集成在片内的混频器实现频率相减,分析了环形振荡器的频率特性,以及环形振荡器的谐振频率和压力的关系,分析并设计了压力传感器的环形振荡器电路、混频器电路、物理结构以及制作工艺,并制作了样品,其灵敏度为1.52kHz/kPa。  相似文献   

4.
Eibl.  J 吴原 《电子器件》1990,(2):53-53
本工作提出的具有频率输出的硅压力传感器是建立在CMOS环形振荡器基础上的,该环形振荡器是放置在传感器芯片的薄膜上的.由于压力压阻效应,施加的压力在薄膜上产生的机械应力改变了环形振荡器中MOSFET载流子的迁移率,从而MOSFET的漏电流及相应的环振频率成为压力的函数.  相似文献   

5.
吴苗松  张奇  陈勇 《微电子学》2005,35(4):433-436
文章分析了电流舵逻辑门的动/静态特性.为了比较电流舵环形振荡器和普通数字反相器环形振荡器,采用1.2 μm标准CMOS工艺,设计并制作了两种环形振荡器.仿真和试验结果表明,电流舵环形振荡器具有低噪声和频率不随电压变化的特点,但其功耗比较大,适合于噪声要求高而功耗要求不高的电路.  相似文献   

6.
针对射频识别技术(RFID)迅猛发展的需求,采用0.35μm CMOS工艺设计并制造了一种集成加速度传感器。加速度传感器单元利用基于深反应离子干法刻蚀的体硅正面加工工艺,在经过标准IC工艺之后进行两步干法刻蚀,工艺简单。集成接口电路采用了一种内部限幅的环形振荡器电路,将加速度传感器电容值转换为频率信号,并由计数器完成数字信号输出转换。后期测试结果显示,所设计的集成加速度传感器获得了良好的线性度和稳定性能,仅占用0.23mm2芯片面积,1.2V电源电压下消耗了1.4μW功率,尤其适合于无源RFID传感器标签设计中。  相似文献   

7.
介绍了一种采用CSMC 0.153 μm CMOS工艺制作的差分环形振荡器。分析了环形振荡器延时单元的选取和设计原理,以及输入差分对管跨导和负载电阻对环振相位噪声的贡献,得到负载为线性区偏置MOS管时低功耗低相位噪声环振的设计方法。在相位噪声变化较小时,采用电容阵列结构拓宽了环形振荡器频率的调谐范围。测试结果表明,该环形振荡器输出频率范围为513 MHz ~1.8 GHz;在振荡频率为1.57 GHz频偏1 MHz处,相位噪声为-84.11 dBc/Hz,功耗为3.88 mW。  相似文献   

8.
微机械谐振式加速度计的输出频率信号不易受到环境噪声的干扰,在传输和处理过程中也不易出现误差.针对实验室加工的谐振式微机械加速度传感器,采用静电激励和电容拾振的检测方式,设计了电容拾振检测电路和差频输出电路,实现了谐振式加速度计的微弱差频信号检测.利用精密分度盘对该加速度传感器进行了性能测试,实验室测试灵敏度为25.7 Hz/g,达到了设计要求.  相似文献   

9.
图1所示的电路是用两个晶振频率差产生矩形波输出,此电路不需要计数器/分频器、只用两块集成电路。 图1中的NAND门IC1构成两个晶体振荡器和一个混频器,混频器输出频率为f1-f2,是两个振荡器的频率差。信号缓冲后到包络检波器,抑制掉所有HF分量,给出差频输出脉冲。 用图中所示的元件,其检波器带宽高达100KHz(一个晶振频率为3MHz)。用两个晶振的频率差产生矩形波  相似文献   

10.
设计了一种用于CMOS图像传感器时钟产生的电荷泵锁相环(CPPLL)电路.基于0.18μm CMOS工艺,系统采用常规鉴频鉴相器、电流型电荷泵、二阶无源阻抗型低通滤波器、差分环形压控振荡器以及真单相时钟结构分频器与CMOS图像传感器片内集成.系统电路结构简洁实用、功耗低,满足CMOS图像传感器对锁相环低功耗、低噪声、输出频率高及稳定的要求.在输入参考频率为5 MHz时,压控振荡器(VOC)输出频率范围为40~217 MHz,系统锁定频率为160MHz,锁定时间为16.6μs,功耗为2.5 mW,环路带宽为567 kHz,相位裕度为57°,相位噪声为一105 dBc/Hz@1 MHz.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号