氮注入多晶硅栅对超薄SiO_2栅介质性能的影响

p+ 多晶硅栅中的硼在 Si O2 栅介质中的扩散会引起栅介质可靠性退化 ,在多晶硅栅内注入 N+ 的工艺可抑制硼扩散 .制备出栅介质厚度为 4 .6 nm的 p+栅 MOS电容 ,通过 SIMS测试分析和 I- V、C- V特性及电应力下击穿特性的测试 ,观察了多晶硅栅中注 N+工艺对栅介质性能的影响 .实验结果表明 :在多晶硅栅中注入氮可以有效抑制硼扩散 ,降低了低场漏电和平带电压的漂移 ,改善了栅介质的击穿性能 ,但同时使多晶硅耗尽效应增强、方块电阻增大 ,需要折衷优化设计 .     

多晶硅注氮制备4.6nm超薄栅介质

为了改善深亚微米CMOS器件p+-poly栅中硼扩散问题,通过选择合适的注氮能量和剂量,采用多晶硅栅注氮工艺,既降低了硼在多晶硅栅电极中的扩散系数,又在栅介质内引入浓度适宜的氮,有效地抑制了硼在栅介质内的扩散所引起的平带电压漂移,改善了Si/SiO2界面质量,提高了栅介质和器件的可靠性,制备出了性能良好的4.6nm超薄栅介质.     

多晶硅注氮制备4.6nm超薄栅介质

为了改善深亚微米CMOS器件p+ - poly栅中硼扩散问题,通过选择合适的注氮能量和剂量,采用多晶硅栅注氮工艺,既降低了硼在多晶硅栅电极中的扩散系数,又在栅介质内引入浓度适宜的氮,有效地抑制了硼在栅介质内的扩散所引起的平带电压漂移,改善了Si/Si O2 界面质量,提高了栅介质和器件的可靠性,制备出了性能良好的4 .6 nm超薄栅介质.     

硼扩散引起薄SiO2栅介质的性能退化

采用表沟p+多晶硅栅/PMOSFET代替埋沟n+多晶硅栅/PMOSFET具有易于调节阈值电压、降低短沟效应和提高器件开关特性的优点,因而在深亚微米CMOS工艺中被采纳.但是多晶硅掺杂后的高温工艺过程会使硼杂质扩散到薄栅介质和沟道区内,引起阈值电压不稳定和栅介质击穿性能变差.迄今为止对硼扩散退化薄栅介质可靠性的认识并不是很明朗,为此本文考察了硼扩散对薄栅介质击穿电荷和Fowler-Nordheim (FN)电应力产生SiO2/Si界面态的影响.     

离子注入氮化薄SiO2栅介质的特性

研究了通过多晶硅栅注入氮离子氮化10nm薄栅SiO2的特性.实验证明氮化后的薄SiO2栅具有明显的抗硼穿透能力,它在FN应力下的氧化物陷阱电荷产生速率和正向FN应力下的慢态产生速率比常规栅介质均有显著下降,氮化栅介质的击穿电荷(Qbd)比常规栅介质提高了20%.栅介质性能改善的可能原因是由于离子注入工艺在栅SiO2中引进的N+离子形成了更稳定的键所致.     

离子注入氮化薄SiO_2栅介质的特性

研究了通过多晶硅栅注入氮离子氮化 10 nm薄栅 Si O2 的特性 .实验证明氮化后的薄 Si O2 栅具有明显的抗硼穿透能力 ,它在 FN应力下的氧化物陷阱电荷产生速率和正向 FN应力下的慢态产生速率比常规栅介质均有显著下降 ,氮化栅介质的击穿电荷 (Qbd)比常规栅介质提高了 2 0 % .栅介质性能改善的可能原因是由于离子注入工艺在栅 Si O2 中引进的 N+离子形成了更稳定的键所致     

3.4nm超薄SiO2栅介质的特性

用LOCOS工艺制备出栅介质厚度为3.4nm的MOS电容样品,通过对样品进行I-V特性和恒流应力下V-t特性的测试,分析用氮气稀释氧化法制备的栅介质的性能,同时考察了硼扩散对栅介质性能的影响.实验结果表明,制备出的3.4nm SiO₂栅介质的平均击穿场强为16.7MV/cm,在恒流应力下发生软击穿,平均击穿电荷为2.7C/cm².栅介质厚度相同的情况下,P⁺栅样品的击穿场强和软击穿电荷都低于N⁺栅样品.     

多晶硅栅的BCl离子注入技术

在CMOS中,有n—MOS和P—MOS两种晶体管。为了简化制造工艺,在制作多晶硅栅时,最好先都制成n~+多晶硅,然后再对P—MOS管栅的n~+多晶硅注入B~+,使其变成p~+型多晶硅。可是,随着集成度的提高,最小线宽越变越窄,也要求多晶硅膜更薄,即使用很低能量的B~+来注入,B~+也会穿透多晶硅层进入基片中。为避免穿透,已发展了采用BF_2~+注入来形成P~+型多晶硅栅的办法。它确实能有效地降低B的注入深度,但也带来了另外的问题,这就是BF_2~+注入多晶硅中的F元素,在氧化膜中扩散,在随后的热处理中,会使氧化膜中B加速扩散到基片中,引起V_(TH)的变化,而成为一个麻烦问题。     

离子注入氮化薄SiO2栅介质的特性

研究了通过多晶硅栅洲入氮离子氮化10nm薄栅SiO2的特性,实验证明氮化后的薄SiO2栅具有明显的抗硼穿透能力,它在FN应力下的氧化物陷阱电荷产生速率和正向FN应力下的慢态产生速率比常规栅介均有显下降,氮化栅介质的击穿电荷（Qbd)比常规栅介质提高了20％,栅介质性能的可能原因是由于离子注入工艺在栅SiO2中引进的N^ 离子形成了更稳定的键所致。     

基于双栅PMOSFET模型的硼穿通分析方法

随着栅氧化层厚度的不断减小,硼穿通问题变得越来越严重.特别是在表面沟道器件中,非常容易出现硼穿通现象.为了减小P型多晶硅栅电极中硼穿通的影响,需要明确多晶硅栅电极中硼穿通与栅氧化层厚度之间的关系.提出的双栅PMOSFET模型将P型多晶硅栅极与N型多晶硅栅极的功函数之差与阈值电压差值进行对比,完成了硼穿通的判定.通过优化热氧化条件,采用N2O热处理,能够有效改善薄栅氧化层PMOSFET中的硼穿通问题.     

Stacked Gate FinFET with Gate Extension for Improved Gate Control

Russian Microelectronics - Referring to the experimental data available, a modified pile gate bulk FinFET device with trapezoidal cross-section is analyzed through this paper. Two special features...     

Al栅a—Si TFT栅绝缘膜研究

Ａｌ栅可明显降低ＡＭ－ＬＣＤ中ａ－Ｓｉ ＴＦＴ矩阵的栅总线电阻及栅脉冲信号延迟，有利于提高高密显示屏的开口率与图像质量。本文详细分析了Ａｌ栅的阳极氧化技术，获得了适于ａ－Ｓｉ ＴＦＴ复合栅的Ａｌ２Ｏ３栅绝缘材料。     

浮栅器件栅耦合系数修正的探讨

提取浮栅器件栅耦合率的方法一般都是针对不可忽略的沟道耦合现象进行修正.对这些方法进行了比较、分析发现,对于短沟道浮栅器件,会由于参考器件存在明显的DIBL/SIBL效应,使提取的源、漏耦合系数偏大产生了很大的误差.提出了一种对亚阈值斜率法提取浮栅器件栅耦合系数的修正方法,结合了DIBL/SIBL效应因子,基于亚阈值斜率之比来较简单地实现更精确的近似,得到的栅耦合系数与设计值吻合较好,误差在2%以内,表明此修正法是合理且精确的.     

Gate CD Control Considering Variation of Gate and STI Structure

We developed a fab-wide advanced process control system to control the critical dimension (CD) of gate electrode length in semiconductors. We also developed a model equation that predicts the gate CD by considering the structures of gate electrode and shallow trench isolation. This prediction model was also used to perform a factor analysis of gate CD variation. The effectiveness of the model in controlling feedforward was evaluated by both simulation and experiment. The CD variation of the wafers was improved from 8.9 nm in its 3 sigma without control to 3.5 nm with lot-to-lot feedforward control.     

纳米双栅MOSFET栅极漏电流的二维量子模拟(英文)

基于非平衡格林函数(NEGF)的量子输运理论框架,对双栅MOSFET进行了二维实空间数值模拟。在对表征载流子电势的泊松方程自洽求解后,感兴趣的物理量(如亚阈值摆幅、漏致势垒下降、载流子密度、电流密度等)可以被求得,观察了由栅极注入效应导致的二维电荷分布,并对不同电介质材料对栅极漏电流的影响进行了研究。此外,还通过调整电介质参数并进行比较的方法,研究了电介质的有效质量、介电常数、导带偏移对栅极漏电流的影响。该模拟方法为双栅MOSFET中载流子自栅极的注入提供了良好的物理图景,对器件特性的分析和比较有助于栅氧层高k电介质材料的选取。     

Modeling of Gate Tunneling Current for Nanoscale MOSFETs with High-k Gate Stacks

介绍了一种纳米MOSFET(场效应管)栅电流的统一模型,该模型基于Schrodinger-Poisson方程自洽全量子数值解,特别适用于高k栅介质和多层高k栅介质纳米MOSFET.运用该方法计算了各种结构和材料高k介质的MOSFET栅极电流,并对pMOSFET和nMOSFET高k栅结构进行了分析比较.模拟得出栅极电流与实验结果符合,而得出的优化氮含量有待实验证实.     

高k栅介质纳米MOSFET栅电流模型

介绍了一种纳米MOSFET(场效应管)栅电流的统一模型,该模型基于Schrodinger-Poisson方程自洽全量子数值解,特别适用于高k栅介质和多层高k栅介质纳米MOSFET.运用该方法计算了各种结构和材料高k介质的MOSFET栅极电流,并对pMOSFET和nMOSFET高k栅结构进行了分析比较.模拟得出栅极电流与实验结果符合,而得出的优化氮含量有待实验证实.