共查询到16条相似文献,搜索用时 59 毫秒
1.
2.
3.
4.
5.
6.
在两次热处理之间,用150keV的能量,以4×10~(17)/cm~2的剂量(低于临界值)连续注入氧并进行退火,减少了绝缘体上硅层中的位错。退火在1250℃下进行了17小时。对这种硅片上生长的薄外延层进行腐蚀,获得了小于10~3/cm~2的位错密度,而采用超过临界剂量值的一次注入,其位错密度为10~9/cm~2。既然外延层中的位错是从注入硅层中的位错上生长起来的,因此我们预计,注入硅层顶部的位错将降低 六个数量级。在透射电子显微镜的断面和平面观测中,未见到线型位错,这就增强了这种预测的可靠性。 相似文献
7.
SOI LDMOS晶体管的自加热效应 总被引:2,自引:0,他引:2
与常规体硅器件相比,SOI器件由于其独特的结构,常常会产生较严重的自加热效应,影响器件的可靠性.文中阐述SOI LDMOS功率晶体管中的自加热现象,研究了自加热效应产生的机理,在不同的结构和工艺参数下自加热效应的研究进展,以及减弱自加热效应的方法.研究证明采用新材料,结构可对同加热效应起到有效抑制作用提高了件的可靠性. 相似文献
8.
本文介绍用多次(低剂量)注氧的SOI衬底制作双极集成电路得到的辐射响应的改进情况。用这种衬底制作的双极74ALS00门电路与相同的体硅电路相比,对总剂量和剂量率辐射响应有所改进。 相似文献
9.
提出了一种新型自对准石墨烯场效应晶体管(graphere field-effect transistor,GFET)制备工艺,该工艺可与现有Si CMOS工艺相兼容。利用该工艺制备的自对准栅GFET器件可以消除传统GFET器件制备过程中存在的栅极与漏极和源极覆盖区的寄生电容或栅极与源极和漏极暴露区的寄生电阻,使器件直流特性得到了很大改善。对制作的样品进行直流I-V特性测试时,清楚地观测到了双极型导电特性。制作的沟道长度为1μm的自对准GFET器件样品最大跨导gm为2.4μS/μm,提取的电子与空穴的本征场效应迁移率μeeff和μheff分别为6 924和7 035 cm2/(V·s),顶栅电压VTG为±30 V时,器件的开关电流比Ion/Ioff约为50,远大于目前已报道的最大GFET开关电流比。 相似文献
10.
在结合低剂量注氧隔离(SIMOX)技术和键合技术的基础上,研究了制备薄膜(薄顶层硅膜)厚埋层SOI材料的新技术--注氧键合技术.采用该新技术成功制备出薄膜厚埋层SOI材料,顶层硅厚度130nm,埋氧层厚度lμm,顶层硅厚度均匀性±2%.并分别采用原子力显微镜(AFM)和剖面透射电镜(XTEM)对其表面形貌和结构进行了表征.研究结果表明,SIMOX材料顶层硅通过键合技术转移后仍能够保持其厚度均匀性,且埋氧层和顶层硅之间具有原子级陡峭的分界面,因此注氧键合技术将会是一项有广阔应用前景的SOI制备技术. 相似文献
11.
提出了一种简单、有效而且准确的测量SOI硅片埋氧层垂直方向热导率的方法,并采用这种方法测量了用SIMOX工艺制作的SOI硅片的埋氧层垂直方向的热导率.测量结果显示至少在5 5nm以上的尺度上对于SIMOX硅片的埋氧层垂直方向经典的热导率定义仍然成立,且为一明显小于普通二氧化硅的热导率(1 4W/mK)的常数1 0 6W/mK .测量中发现硅/二氧化硅边界存在边界热阻,并测量了该数值.结果表明,边界热阻在SOI器件尤其是薄二氧化硅背栅的双栅器件热阻的计算中不可忽略. 相似文献
12.
13.
14.
15.
为研究自加热效应对绝缘体上硅(SOI)MOSFET漏电流的影响,开发了一种可同时探测20 ns时瞬态漏源电流-漏源电压(Ids-Vds)特性和80μs时直流静态Ids-Vds特性的超快脉冲I-V测试方法。将被测器件栅漏短接、源体短接后串联接入超快脉冲测试系统,根据示波器在源端采集的电压脉冲的幅值计算漏电流受自加热影响的动态变化过程。选取体硅NMOSFET和SOI NMOSFET进行验证测试,并对被测器件的温度分布进行仿真,证实该方法用于自加热效应的测试是准确有效的,能为建立准确的器件模型提供数据支撑。采用该方法对2μm SOI工艺不同宽长比的NMOSFET进行测试,结果表明栅宽相同的器件,栅长越短,自加热现象越明显。 相似文献
16.
Investigation of the on-state behaviors of the variation of lateral width LDMOS device by simulation
The main content revolves round the on-state characteristics of the variation of a lateral width (VLW) LDMOS device. A three-dimensional numerical analysis is performed to investigate the specific on-resistance of the VLW LDMOS device, the simulation results are in good agreement with the analytical calculation results combined with device dimensions. This provides a theoretical basis for the design of devices in the future. Then the self-heating effect of the VLW structure with a silicon-on-oxide (SOI) substrate is compared with that of a silicon carbide (SiC) substrate by 3D thermoelectric simulation. The electrical characteristic and temperature distribution indicate that taking into account the SiC as the substrate can mitigate the self- heating penalty effectively, alleviating the self heating effect and improving reliability. 相似文献