基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

基于EDA技术的数字系统的系统综合方法探讨

利用在系统可编程逻辑器件CPLD和FPGA芯片进行数字系统设计时,采用不同的设计算法,对芯片资源的利用率会有不同的结果;因此,用VHDL源代码进行数字系统的设计实现时,为提高芯片资源的利用率,降低功耗,从设计开始就必须考虑一种适合于VHDL源代码综合和能够优化利用所选用芯片资源的设计算法;将系统按功能划分、按多进程进行算法描述,用VHDL源代码描述和综合,最后通过网表文件可得到综合结果;经综合结果分析,可找出一种最优的芯片内逻辑门阵列、寄存器、函数发生器、加法器、存储器和快速进位逻辑等资源的合理使用,使数字系统响应速度尽可能的快,功耗尽可能的低。     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计（CAD－Computer Aided Desing)工具的帮助，尤其是数字系统的描述，仿真及综合都不离不开电子设计自动化技术（EDA－Electronic Design Automation)工具软件的支持，当前流行的各种EDA软件平台，支持VHDL语言输入功能，应用VHDL硬件描述语言，对系统采用top-down的设计方法，首先对系统功能在顶层模块上进行为描述，然后对低层各模块进行行为描述，结构描述或混合描述，最后通过仿真及逻辑综合优化工具编译下载到可编程器件上，完成全部设计或综合过程，论述了高级语言VHDL的行为模块描述和结构模块描述，并通过一简单实例总结出混合模块的描述方法。     

基于EDA技术的数字系统的系统综合方法探讨

利用在系统可编程逻辑器件CPLD和FPGA芯片进行数字系统设计时，采用不同的设计算法，对芯片资源的利用率会有不同的结果；因此，用VHDL源代码进行数字系统的设计实现时，为提高芯片资源的利用率，降低功耗，从设计开始就必须考虑一种适合于VHDL源代码综合和能够优化利用所选用芯片资源的设计算法；将系统按功能划分、按多进程进行算法描述，用VHDL源代码描述和综合，最后通过网表文件可得到综合结果；经综合结果分析，可找出一种最优的芯片内逻辑门阵列、寄存器、函数发生器、加法器、存储器和快速进位逻辑等资源的合理使用，使数字系统响应速度尽可能的快，功耗尽可能的低。     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计 (CAD -ComputerAidedDesign)工具的帮助 ,尤其是数字系统的描述、仿真及综合都离不开电子设计自动化技术 (EDA -ElectronicDesignAutomation)工具软件的支持。当前流行的各种EDA软件平台 ,支持VHDL语言输入功能 ,应用VHDL硬件描述语言 ,对系统采用top -down的设计方法。首先对系统功能在顶层模块上进行行为描述。然后对低层各模块进行行为描述、结构描述或混合描述。最后通过仿真及逻辑综合优化工具编译下载到可编程器件上 ,完成全部设计或综合过程。论述了高级语言VHDL的行为模块描述和结构模块描述 ,并通过一简单实例总结出混合模块的描述方法     

VHDL语言在PLD编程中的应用

可编程逻辑器件（PLD）可实现很复杂的数字系统。VHDL语言能方便地进行数字系统描述，而且能使逻辑综合产生更大的设计密度。介绍了VHDL语言的程序结构、描述方式、特点，提出用VHDL语言设计PLD的流程。应用实例说明了利用VHDL语言可大大降低复杂PLD系统设计的难度，提高工作效率。     

让RS触发器亮起来

RS触发器是数字电路的基本单元之一,也是构成其它复杂触发器的基本电路.面对中职生的教学,分析RS触发器的逻辑功能、列出真值表,是教学的重难点.教材的设计顺序是先从理论上对基本RS触发器进行逻辑功能分析,再根据分析结果列出真值表,后根据真值表画波形图.     

基于FPGA的嵌入式CPU的VHDL建模和设计

目前，基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分．提出一种嵌入式CPU核的VHDL行为建模方法，与传统的基于电路结构建模的CPU核的设计方法不同，新的VHDL建摸方法是基于指令对数据流流通控制行为的描述．使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型，易于修改，提高设计效率．同时介绍了兼容8051单片机指令的CPU的VHDL设计例子，并给出使用ISE7．1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6．0工具进行指令操作仿真的结果．仿真的结果显示该建模方法是可行的，设计的CPU核可以运行在125MHz时钟工作频率，指令执行速度超过40MIPS．     

基于VHDL语言的嵌入式微处理器的设计

详细介绍了用VHDL语言设计可逻辑综合的32位嵌入武微处理器及其实现过程。微处理器指令系统构架采用MIPS结构,设计上使用结构化编程方法,将微处理器内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行微处理器内核的逻辑综合和功能仿真。最后,在可编程逻辑器件上实现完整的微处理器内核。     

一种建立数字电路宏模型的方法

提出了一种建立数字门电路宏模型的方法，采用该方法建立的门电路宏模型可以对门电路以及由门电路构成的数字电路进行逻辑仿真，宏模型用构造法建立，不含有源器件，具有模型结构简单、仿真速度快、占用内存少等优点。     

数字电路逻辑模拟软件DCLSS的研究与实现

为了能够在微机上用软件实现不依赖于特定实验装置的数字电路实验 ,开发了基于Windows环境下的数字电路逻辑模拟软件DCLSS .软件采用图形输入方式 ,元件模型为五值、三强度及上下跳变延迟 ,模拟算法采用表驱动方法、时间映射方式、门级和功能级混合模拟 .该软件能够模拟组合逻辑电路、同步和异步时序逻辑电路及部分GAL等可编程逻辑元件组成的电路 .并重点介绍了软件所采用的元件模型及模拟算法     

基于GP算法的多模态门电路设计

多模态电路是与传统基于开关切换或者可重构实现方式的多功能电路不同的一种新颖的多功能电路,它在电路结构不发生改变的情况下,由电路某种参数（温度、电源电压、控制信号）的变化实现电路的多种功能。作为一种新的电路类型,多模态电路设计还没有标准的设计准则,针对现有的设计方法存在元件冗余,电路结构不合理的缺点,提出了用GP（遗传程序设计）算法来设计多模态门电路,并实现了一个控制信号控制的与／异或门,电路的分析结果说明了该设计方法的可行性。     

基于Xilinx ISE软件平台用VHDL实现FPGA电路设计

Xilinx ISE集成综合环境是Xilinx公司的现场可编程逻辑器件数字电路开发工具集,其集成的工具可以使设计人员方便、快速地完成FPGA／CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例．描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。     

基于“异或”门的组合逻辑化简CAD

“异或”门电路目前已作为基本门电路使用，但组合逻辑电路ＣＡＤ大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简ＣＡＤ发展了传统的设计方法，把“异或”门作为基本逻辑门，研究出计算机自动逻辑设计的实用方法。对于某些逻辑设计，进一步简化了电路，使电路成本降低，可靠性提高，同时减少了门电路的级数，提高了电路的工作速度。     

一种经济实用的数字控制保护电路

电力电子线路的核心多为大功率开关器件,其稳定安全运行至关重要。中利用逻辑门、触发器等数字器件功耗低、反应快、动作准确、抗干扰能力强的优势,对电力电子线路实施有效的过压过流保护。推出一种实用的数字控制保护电路。该方法经济可行,效果可靠明显。     

基于FPGA的全数字锁相环电路的设计

为了协调锁相环锁定时间与环路同步误差之间的矛盾,设计了一种基于自动变模控制的全数字锁相环电路,主要有四部分构成：异或门鉴相器、K变模可逆计数器、脉冲加减电路以及自动变模控制模块。其中自动变模控制模块实时控制可逆计数器的模值,当输入信号和本地参考信号的相位差较大时,降低KMode值,增大步进校正量,缩短捕获时间;当相位差较小时,增大KMode值,使捕获过程变慢,即延长锁定时间,提高捕获精度。采用VerilogHDL语言对各模块功能进行描述,利用Modelsim SE10.1c软件进行功能仿真验证并给出RTL级电路图,运用Quartus II软件进行功能仿真和综合,并将程序下载到FPGA芯片上验证环路功能,结果证明此环路能够实现相位锁定。