一种高隔离度低损耗CMOS射频收发开关设计方法

本文采用了LC并联谐振的办法设计了高性能的CMOS收发开关,由于消除了CMOS晶体管的寄生电容的影响,降低了开关电路的插入损耗、提高隔离性能。同时利用直流偏置和交流浮动技术来提高开关的功率容纳能力。采用TSMC0.35 m RF-CMOS工艺设计的收发开关,模拟结果表明谐振频率工作点的插入损耗为1.03dB,收发端隔离39.277dB,输入1dB压缩点(P1dB)功率26.28dBm。     

全集成2.4 GHz CMOS对称式收发开关的设计

文章设计了一种应用于无线通信的2．4GHz全集成对称式串并型射频收发开关，详细分析了影响这种射频收发开关性能的各种因素，并采用了相应的优化方案。经仿真，在2．5V电压下获得了插入损耗1．0dB、隔离度30．5dB和1dB压缩点为16．1dBm的较好结果。该开关采用TSMC0．25μm工艺设计实现，版图面积(包括pad)为0．6mm^2。     

一种2.4GHz多模块集成CMOS射频前端芯片

为提升无线通信终端中射频模组的集成度、降低终端的实现成本,基于0.18μm CMOS工艺设计了一款2.4 GHz射频前端芯片,片上集成射频功率放大器(PA)、射频低噪声放大器(LNA)、射频开关、基准源电路及数字控制电路,PA和LNA的阻抗匹配网络均采用片上元件实现.测试结果显示,接收模式下,芯片的增益为11.2 dB,输入\\输出回波损耗分别为-5.8 dB及-21.1 dB,IIP3为3.9 dBm;发射模式下,芯片增益达26.8 dB,输入\\输出回波损耗分别为-21 dB及-14.2 dB,输出1 dB压缩点为23.5 dBm,峰值PAE达24%.本芯片对于2.4 GHz ISM频段通信系统具备一定的应用价值.     

CMOS低功耗3-5GHz超宽带接收机射频前端

本文介绍了一种新的低功耗射频接收机前端, 适用于3-5GHz的超宽带系统. 基于0.13µm CMOS工艺实现, 该直接转换式接收机由宽带噪声抵消结构的跨导输入级, 正交无源混频器和跨阻负载放大器组成. 测试结果显示该接收机在整个3.1-4.7GHz 频带范围内的输入反射系数小于-8.5dB, 转换增益27dB, 噪声系数4dB, 输入三阶交调点-11.5dBm, 输入二阶交调点33dBm. 工作在1.2V电源电压下, 整个接收机共消耗18mA电流, 其中包括10mA用于片上正交本振信号产生和缓冲电路.芯片面积为1.1mm×1.5mm.     

一种K~D波段宽带射频MEMS开关设计

针对卫星通信、电子对抗及微波测试系统对开关提出的宽带宽、低插损、低功耗的应用需求,设计了一种K~D波段宽带射频MEMS开关。通过优化衬底材料和十字型上电极结构提高开关的带宽,降低开关的损耗。利用HFSS电磁波仿真软件对开关的几何参数进行优化计算。结果表明,所设计的射频MEMS开关可工作在18~188 GHz的频带内,且插入损耗小于1.47 dB,隔离度大于20.12 dB,其整体体积约为0.75 mm³。此开关可与移相器、延时器、谐振器等结构集成,实现宽带且低损耗的射频可重构MEMS器件及系统,可用于新一代通信及微波测试等领域。     

2.1 GHz射频CMOS混频器设计

设计了一个用于第三代移动通信的2.1 GHz CMOS下变频混频器,采用TsMC 0.25 μm CMOS工艺.在设计中,用LC振荡回路作电流源实现低电压;并用增大电流和降低跨导的方法提高线性度.在Cadence RF仿真器中对电路进行了模拟,在1.8 V电源电压下,仿真结果为:1 dB压缩点PtdB-10.65 dBm,lIP3 1.25 dBm,转换增益7 dB,噪声系数10.8 dB,功耗14.4 mW,且输入输出端口实现了良好的阻抗匹配.并用Cadence中的Virtuoso Layout Editor软件绘制了电路的版图.     

基于0.18μm CMOS工艺的0.1-2GHz宽带功率放大器芯片

本文介绍了一种基于0.18μm CMOS工艺的0.1–2 GHz宽带射频功率放大器(PA)。该PA采用了双级、晶体管堆叠放大器结构结合电阻匹配和负反馈技术,可以在较小的芯片面积内实现良好的功率增益、增益平坦度和宽带匹配特性。实测结果表明,在5 V供电时,该PA可以在0.1–2 GHz频段内实现18.1±0.6 dB的增益、优于10.5 dB的输入匹配、优于12.6 dB的输出匹配、12%的功率附加效率和优于20 dBm的输出功率。该PA芯片面积仅占用0.52 mm~2,是目前作者所知覆盖该频段并同时实现上述指标的最小面积的CMOS PA芯片。     

一种非对称射频开关芯片的设计

采用非对称结构和双悬浮技术设计了射频开关芯片,测试结果表明,工作频率为2.4GHz的射频开关,在发射模式下,插损为-1.18dB,隔离度为-31.88dB,在接收模式下,插损为-1.48dB,隔离度为-25.08dB,发射时P1dB大于22dBm,接收时为14dBm。由于采用串并结构,极大地增加了隔离度,这种高性能的收发开关的实现主要得益于P阱、深N阱的双悬浮技术,还有堆叠电路结构的应用,同时堆叠结构的分压效果使得通过增加堆叠个数可以进一步提高处理大摆幅信号的能力。     

10.4~28 GHz的超宽带6位数字衰减器设计

基于中芯国际40 nm CMOS工艺设计并实现了一种超宽带6位数字衰减器,其工作频率为10.4～28 GHz。该衰减器采用内嵌式开关型结构,6位衰减单元的设计采用T型、桥T型和π型三种拓扑结构。该6位衰减器可以实现0.5 dB的衰减步进,31.5 dB的动态衰减范围。采用大衰减量幅度补偿电路和高匹配特性的衰减位级联结构,衰减器在10.4～28 GHz的频段范围内具有平坦的64态衰减量,衰减器的整体前仿真插入损耗为1.73～2.08 dB,后仿真插入损耗为4.32～6.31 dB,64态的输入输出回波损耗均小于-10 dB。     

一种双稳态电磁型射频MEMS开关的设计与测试

设计了一种低电压驱动的双稳态电磁型射频MEMS开关.与驱动电压高这几十伏的静电型射频MEMS开关相比,其驱动电压可低至几伏,因此应用时无需增加电荷泵等升压电路.开关可在磁场驱动下实现双稳态切换,稳态时无直流功率消耗.分析了工作磁场的分布特点,进行了结构设计仿真;并使用HFSS软件和粒子群算法进行了射频参数仿真、结构参数优化及主要结构参数显著性研究,得出了影响开关射频传输性能的主要结构参数;采用表面牺牲层工艺制作了原理样机并进行了射频性能参数的测试.结果表明,开关样机在DC～3 GHz工作频率区间内,插入损耗小于0.25 dB,隔离度大于40 dB.     

一种2.4 GHz CMOS射频前端电路

基于0.18 μm CMOS工艺,设计了一种面向低速率低功耗应用的2.4 GHz射频前端电路,包含2个单刀双掷开关、1个功率放大器和1个低噪声放大器。采用栅衬浮动电压偏置技术对传统单刀双掷开关进行了改进,以提高其线性度;功率放大器采用两级放大结构,对全集成的低噪声放大器进行了噪声优化;集成了输入输出匹配网络,采用了到地电感,以提高输入输出端的ESD性能。在接收模式时,电路的静态电流为10.7 mA,增益为11.7 dB,IIP3为2.1 dBm,噪声系数为3.4 dB。在发射模式时,电路的静态电流为17.4 mA,功率增益为17.7 dB,输出P1dB为20 dBm,饱和功率为21.4 dBm,最大PAE为23.8%,在输出功率为20 dBm时的频谱满足802.15.4协议要求。     

一种100 MHz~12 GHz高功率SPDT射频开关

基于0.13 μm CMOS SOI工艺,设计并实现了一种100 MHz~12 GHz高功率SPDT射频开关。该射频开关为吸收式射频开关,开关支路为串并联的拓扑结构。采用负压偏置设计,减小了插入损耗,提高了隔离度。采用多级开关管堆叠设计,提高了开关的输入1 dB 压缩点。测试结果表明,在100 MHz~12 GHz频率范围内,该射频开关插入损耗小于1.5 dB,隔离度大于31 dB,输入1 dB 压缩点大于40 dBm。芯片尺寸为1.1 mm ×1.1 mm。     

CMOS 射频低噪声放大器的设计

讨论了CMOS射频低噪声放大器的相关设计问题,对影响其增益、噪声系数、线性度等性能指标的因素进行了分析,并综述了几种提高其综合性能指标的方法。在此基础上,采用SMIC0．25μm CMOS工艺库,给出了3．8GHz CMOSLNA的设计方案。HSPICE仿真结果表明：电路的功率增益为13．48dB,输入、输出匹配良好,噪声系数为2．9dB,功耗为46．41mw。     

DC-20GHz射频MEMS开关

描述了DC－200GHz射频MEMS开关的设计和制造工艺。开关为一薄金属膜桥组成的桥式结构,形成一个单刀单掷（SPST）并联设置的金属－绝缘体－金属接触。开关通过上下电极之间的静电力进行控制,其插入损耗及隔离性能取决于开态和关态的电容。测试结果如下：射频MEMS开关驱动电压约为20V,在“开”态下DC－20GHz带宽的插入损耗小于0．69dB;在“关”态下在14－18GHz时离小于13dB,在18－20GHz时隔离大于16dB。本器作为国内首只研制成功的宽带射频MEMS开关。     

0.18-um CMOS 3.1-10．6GHz超宽带低噪声放大器设计

介绍了一种基于0．18-um CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。在3．1～10．6GHz的频带范围内对它仿真获得如下结果：最高增益12dB；增益波动小于2dB；输入端口反射系数S11小于-10dB；输出端口反射系数S22小于-15dB；噪声系数NF小于4．6dB。采用1．5V电源供电，功耗为10．5mW。与近期公开发表的超宽带低噪声放大器仿真结果相比较，本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点。     

一种高频超宽带低插损大衰减范围CMOS数字步进衰减器

设计并实现了一种基于65 nm CMOS工艺的低插入损耗大衰减范围的高频超宽带数字步进衰减器。采用桥T型和π型衰减网络的开关内嵌式衰减结构,该结构具有端口匹配好、衰减精度高的特点;采用恒定负压偏置设计,减小了插入损耗,提高了高频超宽带性能;采用高匹配度的衰减位级联设计,实现了大衰减范围下的高精度衰减。经测试,在10 MHz~30 GHz频带范围内最大衰减量为31.5 dB,衰减步进为0.5 dB,参考态插入损耗<3.5 dB,衰减误差均方根值<0.45 dB。芯片总面积为2.30×1.20 mm^(2)。     

DC-20GHz射频MEMS开关

描述了DC-20GHz射频MEMS开关的设计和制造工艺.开关为一薄金属膜桥组成的桥式结构,形成一个单刀单掷(SPST)并联设置的金属-绝缘体-金属接触.开关通过上下电极之间的静电力进行控制,其插入损耗及隔离性能取决于开态和关态的电容.测试结果如下:射频MEMS开关驱动电压约为20V,在"开”态下DC-20GHz带宽的插入损耗小于0.69dB;在"关”态下在14-18GHz时隔离大于13dB,在18-20GHz时隔离大于16dB.本器件为国内首只研制成功的宽带射频MEMS开关.     

雷达系统数字收发开关的设计

在收发共用天线体制雷达系统中,天线收发开关是一种重要装置,其目的是为了压制地波,保护接收机。文章以MAX4566 CMOS射频开关芯片为基础,设计了一种T型结构的数字天线收发开关。开关特性测量和实际探测实验结果表明,这种开关不仅可满足较理想的隔离度要求,并且损耗小、转换速度快、通用性强,可安装在不同用途的小功率脉冲雷达系统中使用。     

射频CMOS混频器的设计

混频器是射频系统中的一个关键部分,其性能的好坏直接影响到整个系统的性能.文章对CMOS混频器的设计及其特性进行了深入的分析和研究,并对各种不同特点的混频器进行了比较和总结.     

24 GHz CMOS功率放大器芯片设计

24 GHz频段在车载雷达和无人机方面应用广泛,但面临着提高集成度、降低成本的挑战,而CMOS毫米波芯片因其成本低和易于系统集成的优点,在毫米波通信系统的应用中占据着越来越重要的地位。因此提出一种基于CMOS工艺的24 GHz功率放大器芯片的设计方法,包括24 GHz功放芯片的应用,以及有源器件的版图对其特征的影响及设计,给出了CMOS毫米波无源器件的特征及建模设计,最后对无源与有源器件进行了联合仿真,得到一个PAE为17%、Pout为10.7 d Bm的单级24 GHz功率放大器芯片。