JP- SSY01数字移相式集成电路的原理及应用

介绍了临淄银河公司的新型全数字移相触发集成电路JP-SSY01的功能特点、内部结构、工作原理及典型应用。最后给出了它在单相、三相交流调压和其它应用方面的多种应用电路。     

KJ006可控硅移相触发集成电路

KJ006可控硅移相触发集成电路主要适用于直接由交流电供电的双向可控硅或反向并联可控硅线路的交流相位控制。它可由交流电网直接供电,而无需外加同步信号、输出脉冲变压器和外接直流工作电源,并且能直接与可控硅控制极耦合触发。该电路具有锯齿波线性好,移相范围宽,控制方式简单,有失交保护,输出电流大等优点,是交流调光、调压的理想电路。KJ006也适用于半控或全控桥式线路的相位控制,亦可由直流供电使用。一、主要电参数 KJ006的主要电参数如下: 1.电源电压自生直流电源电压+12～+14V 外接直流电源电压 +15V允许波动±5％(±10％时功能正常) 2.电源电流≤12mA     

一种铁氧体移相驱动器专用集成电路

介绍了ＳＡ０１８铁氧体移相驱动器专用集成电路的工作原理，电路设计和实验结果。该电路的内部电路设计有双路激励驱动器，放大器，积分器和双路高速比较器等功能单元。将铁氧体移相器的激励驱动器和相位控制器融于一体，大大减少了铁氧体移相器的外围设计。     

数字移相技术的分析和实现

两个同频信号之间的移相,是电力行业继电保护领域中模拟、分析事故的一个重要手段,利用移相原理可以制作校验各种有关相位的仪器仪表、继电保护装置的信号源。因此,移相技术有着广泛的实用价值。本文介绍两种基于单片机的数字移相方法,借以说明实现移相的原理,并对中两种移相方法进行性能分析和比较。     

用通用逻辑集成电路制作的1W数字功率放大器

音频数字功率放大器具有体积小、重量轻、能源利用率高、输出功率大、发热量小等诸多优点，是音频功率放大器的主要发展方向。本文介绍的这款数字功率放大器，其输出功率为1W，失真率可达到0．0055‰(1kHz)，电能利用率达80％。     

一种新型的微机触发电路

文章阐述了微型计算机构成的相控触发电路的基本要求和同步方式及移相控制与脉冲分配等问题；介绍了触发脉冲放大与分配电路的构成和应用的触发方式；描述了由８０３１单片机构成的触发电路的硬件结构，说明了应具备的控制软件     

部分补偿数字莫尔移相干涉的回程误差消除

为了实现非球面面形误差的高精度测量,研究了基于部分补偿原理的数字莫尔移相干涉技术中回程误差的消除方法。通过建立实际干涉仪和建模理想干涉仪,并运用数字莫尔移相干涉技术,获得实际干涉仪像面与被测非球面面形误差相关的波前;分析了该测量系统的误差,提出采用逆向优化法消除大面形误差时的回程误差实现被测非球面的面形误差检测。实验结果表明:与轮廓仪结果比对,面形误差较小时二分之一法重构面形误差,峰谷值和均方根值分别优于/20,面形误差较大时运用逆向优化法消除回程误差,重构的非球面面形误差峰谷值和均方根值偏差均优于/5。基于逆向优化法的部分补偿数字莫尔移相干涉非球面检测,有效消除了大面形误差时的回程误差,可实现高精度的面形误差重构检测。     

KJ011改进型晶闸管移相触发器集成电路

本文介绍了改进型晶闸管触发器集成电路KJ011的引脚排列、参数限制、主要设计特点，剖析了其内部结构和工作原理，进而给出其应用实例。     

JP—SSY01数字移相式集成电路的性能及应用

介绍JP-SSY01数字移相式集成电路的性能及其在晶闸管调压、过零触发开关，固态继电器、电路保护方面的应用，充分体现出该集成电路的优越性。     

一种基于电荷泵锁相环的高精度数字移相方法

移相器是相控阵雷达的核心器件,随着工作频率的逐步提升,传统移相器的插入损耗和相位控制误差恶化严重,导致额外增加的功耗及波束性能变差.本文基于电荷泵锁相环（Charge Pump Phase-Locked Loop,CP-PLL）开展了高精度数字移相方法的研究.在分析CP-PLL相位数学模型与移相机理的基础上,提出了通过数控电流源的方法实现对输出信号相位的精确控制,建立电路模型开展仿真分析,并设计了实验电路模块,通过仿真和实测的对比验证了该方法的有效性和精确性,实现了移相步进优于1°,移相精度优于移相值的10%.该CP-PLL可通过作为本振信号或直接产生发射信号应用于相控阵雷达系统中,具有精度高、功耗低、易集成等特点,从而取代移相器,有效提升相控阵雷达的性能.     

一种单片8位高速乘法型D／A转换器

采用硅双极工艺制作了一种单片８位高速乘法型Ｄ／Ａ转换器。该电路具有精度高、速度快、与各种逻辑兼容、使用灵活等特点，在数据采集、数据处理系统、ＣＲＴ、波形产生器、Ａ／Ｄ转换器、伺服马达、ＶＣＤ、可编程电源、音响编码及衰减器、高速调制及解调装置中具有广泛的应用前景。     

一种530 MHz低功耗锁相倍频集成电路的研制

为适应星载测控系统小型化、集成化和低功耗的需要，根据国内集成电路工艺条件，设计并制作了一种特高频锁相倍频集成电路。其最高工作频率大于530MHz，功耗小于60mW。介绍了该集成电路的电路原理、工艺和版图的设计方法。     

一种新型数字鉴频／鉴相器的设计

介绍了一种数字鉴频／鉴相器的逻辑设计、电路设计、版图设计和工艺制作技术，设计的电路工作频率为８ＭＨｚ，鉴相灵敏度为０．１２Ｖ／ｒａｄ，鉴相范围达±２π。该电路具有可靠性好、稳定度高等特点，可广泛应用于数字锁相环电路中。     

数字电子罗盘误差分析及校正技术研究

分析了硬铁干扰和软铁干扰等影响数字电子罗盘精度的因素，结合工程应用情况，研究了复杂应用模式下电子罗盘的误差校正技术，提出了在复杂应用模式下的误差校正措施和经验公式。给出的误差补偿算法，大大提高了复杂应用模式下电子罗盘的定向精度，校正结果在工程实践中得到验证。     

单片数字集成电路开发成本的数学模型

本文给出了集成电路工艺流片、测试、封装成本的数学模型,并用设计成本量化模型计算了三种数字集成电路的成本,计算结果与实际结果吻合良好。     

一种抑制DDS相位截断误差引起的杂散方法

本文通过分析直接数字频率合成器的工作过程，利用相位截断误差与频率控制截断字的关系，提出了一种抑制杂散的途径。     

基于光纤陀螺温度漂移误差补偿方法研究

惯性导航系统中光纤陀螺的漂移受温度变化影响显著,导致其在导航系统中的应用受到各种制约。该文提出了一种软件上的温度补偿法,建立基于光纤陀螺多参量联合多项式温度补偿模型,并设计相应的试验方法对陀螺仪的漂移进行了温度补偿。试验证明,提出的温度模型准确有效,可补偿因温度变化引起的光纤陀螺仪的漂移影响,达到提高系统的导航精度及温度适应性的目的。     

非接触IC卡基站BPSK解调电路的锁相设计实现

文章提出了一种基于数字锁相技术的BPSK数字解调电路的设计方案，详细描述了典型模块的设计思路。该电路可应用于符合ISO／IEC 14443 B类的非接触IC卡系统基站，采用0．8μm CMOS工艺实现，设计工作频率为13．56MHz，数据流率为106kbps。文中给出了利用Cadence LDV前后仿真以及Hspice模拟的波形，以及CPLD验证和实际流片后的测试结果。     

Baseband Digital Predistorter with Quadrature Error Correction

In this article simulation and measurement results of a FPGA implementation of a baseband digital complex gain predistorter with a quadrature modulator and demodulation error correction circuits are presented. Four different methods for finding the quadrature error correction values are compared and the effect of quadrature errors to predistortion is discussed. A 50 dB three stage power amplifier chain with an analog quadrature modulator and demodulator was used in the measurements as the device to be predistorted. The signal used in the measurements and simulations was a 30 dBm 18 kHz 16-QAM signal at 400 MHz carrier frequency. In the measurements 15 dB reduction in 3rd order nonlinearity was achieved. The usage of quadrature error correction reduced the adjacent channel power by 9 dB. Ilari Teikari was born in Tampere, Finland, in 1978. He received the M.Sc. (tech.) degree from Helsinki University of Technology (HUT), Helsinki, Finland, in 2002. He is currently working toward D.Sc. (tech) degree in the electronic circuit design laboratory, HUT. His current research intrests are in the area of power amplifier linearization methods and digital circuit design. Jouko Vankka was born in Helsinki, Finland, in 1965. He received the M.S. and Ph.D. degrees in electrical engineering from Helsinki University of Technology (HUT) in 1991 and 2000, respectively. Since 1995, he has been with the Electronic Circuit Design Laboratory, HUT. His research interests include VLSI architectures and mixed-signal integrated circuits for communication applications. Kari A. I. Halonen was born in Helsinki, Finland, on May 23, 1958. He received the M.Sc. degree in electrical engineering from Helsinki University of Technology, Finland, in 1982, and the Ph.D. degree in electrical engineering from the Katholieke Universiteit Leuven, in Heverlee, Belgium, in 1987. From 1982 to 1984 he was employed as assistant at Helsinki University of Technology and as research assistant at the Technical Research Center of Finland. From 1984 to 1987 he was a research assistant at the E.S.A.T. Laboratory of the Katholieke Universiteit Leuven, enjoying also a temporary grant of the Academy of Finland. Since 1988 he has been with the Electronic Circuit Design Laboratory, Helsinki University of Technology, as senior assistant (1988–1990), and the director of the Integrated Circuit Design Unit of the Microelectronics Center (1990–1993). He was on leave of absence the academic year 1992–1993, acting as R&D manager in Fincitec Inc., Finland. From 1993 to 1996 he has been an associate professor, and since 1997 a full professor at the Faculty of Electrical Engineering and Telecommunications, Helsinki University of Technology. He became the Head of Electronic Circuit Design Laboratory year 1998. From 1997 to 1999 he was an associate editor of IEEE Transactions on Circuits and Systems I. He has been a guest editor for IEEE Journal of Solid-State Circuits and the Technical Program Committee Chairman for European Solid-State Circuits Conference year 2000. He has been awarded the Beatrice Winner Award in ISSCC'02 Conference year 2002. He specializes in CMOS and BiCMOS analog integrated circuits, particularly for telecommunication applications. He is author or co-author over a hundred and fifty international and national conference and journal publications on analog integrated circuits. He has several patents on analog integrated circuits.     

一种带二进制校正的10位100 MS/s SAR ADC

基于SMIC 65 nm CMOS工艺,设计了一种带二进制校正的10位100 MS/s逐次逼近型模数转换器(SAR ADC),主要由自举开关、低噪声动态比较器、电容型数模转换器(C-DAC)、异步SAR逻辑以及数字纠错电路组成。电容型数模转换器采用带2位补偿电容的拆分单调电容转换方案,通过增加2位补偿电容,克服了电容型数模转换器在短时间内建立不稳定和动态比较器失调电压大的问题,使SAR ADC的性能更加稳定。数字纠错电路将每次转换输出的12位冗余码转换成10位的二进制码。使用Spectre进行前仿真验证,使用Virtuoso进行版图设计,后仿真结果表明,当电源电压为1.2 V、采样率为100 MS/s、输入信号为49.903 MHz时,该ADC的SNDR达到58.1 dB,而功耗仅为1.3 mW。