短沟道SOI／SDB CMOS器件性能研究

利用硅栅自对准分离子注入工艺制备了ＳＯＩ／ＳＤＢ ＣＭＯＳ器件，讨论了该器件的短沟道效应、“Ｋｉｎｋ”效应以及ＳＯＩ硅膜厚度对ＮＭＯＳ、ＰＭＯＳ管参数的影响。     

硅膜厚度和背栅对SIMOX／SOI薄膜全耗尽MOSFET特性影响的研究

本文报道了薄膜ＳＩＭＯＸ／ＳＯＩ材料上全耗尽ＭＯＳＦＥＴ的制备情况，并对不同硅膜厚度和不同背面栅压下的器件特性进行了分析和比较．实验结果表明，全耗尽器件完全消除了＂Ｋｉｎｋ＂效应，低场电子迁移率典型值为６２０ｃｍ２／Ｖ·ｓ，空穴迁移率为２１０ｃｍ２／Ｖ·ｓ，泄漏电流低于１０－１２Ａ；随着硅膜厚度的减簿，器件的驱动电流明显增加，亚阈值特性得到改善；全耗尽器件正、背栅之间有强烈的耦合作用，背表面状况可以对器件特性产生明显影响．该工作为以后薄膜全耗尽ＳＩＭＯＸ／ＳＯＩ电路的研制与分析奠定了基础．     

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。     

全耗尽CMOS／SIMOX器件研制

在表层硅厚度为１８０ｕｍ的ＳＩＭＯＸ材料上，用局部增强氧化隔离等工艺研制了沟道长度为２．５μｍ的全耗尽ＣＭＯＳ／ＳＩＭＯＸ器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平，使ＰＭＣＯＳ和ＮＭＯＳ的漏电分别达到３．Ｏ×１０－１１Ａ／μｍ和２．２×１０－１０Ａ／μｍ。５Ｖ时，例相器的平均延迟时间达６ｎｓ。     

硅基GaAs／GaAlAs平面光波导的研究

分析了金属有机化合物化学气相淀积（ＭＯＣＶＤ）ＧａＡｓ／ＧａＡｓＡｌ／ＧａＡｓ／Ｓｉ材料结构的性能，用ＭＯＣＶＤ法地硅衬底上生长了ＧａＡｓ／ＧａＡｓＡｌ／ＧａＡｓ材料，并用这种材料制备了平面光波导样品，测定了１．３μｍ，单模激光的传输损耗小于０．６５ｄＢ／ｃｍ。     

双固相外延技术及高性能1μmCMOS／SOS器件的研究

本文较为详细地介绍了能有效地改善ＳＯＳ材料结晶质量的双固相外延ＤＳＰＥ工艺，给出了优化的工艺条件．通过比较用ＤＳＰＥ及普通ＳＯＳ材料制作的ＣＭＯＳ／ＳＯＳ器件和电路的特性可以看出，采用ＤＳＰＥ工艺能显著改善ＳＯＳ材料的表面结晶质量，应用ＤＳＰＥ工艺在硅层厚度为３５０ｎｍ的ＳＯＳ材料上成功地研制出了沟道长度为１μｍ的高性能ＣＭＯＳ／ＳＯＳ器件和电路，其巾ＮＭＯＳＦＥＴ及ＰＭＯＳＦＥＴ的泄漏电流分别为２．５ｐＡ和１．５ｐＡ，１９级ＣＭＯＳ／ＳＯＳ环形振荡器的单级门延迟时间为３２０ｐｓ．     

MOCVD生长带有MQB的量子阱激光器材料

用ＭＯＣＶＤ生长发射波长为８０８ｎｍ的ＡＬＧａＡｓ／ＧａＡｓ量子阱激光器材料。通过在激光器材料的波导中加入多量子势垒（ＭＱＢ）层，有效地限制电子在阱内的复合以及高能电子溢出阱外，从而降低了激光器的阈值电流，提高了它的特征温度。增加了ＭＱＢ后，器件的阈值电流密度Ｉ＿（ｔｈ）从原来的４００～６００Ａ／ｃｍ￣２下降到３００～４００Ａ／ｃｍ￣２，特征温度从１６０Ｋ提高到２１０Ｋ。     

高迁移率Si／Si_（0．7）Ge_（0．3）／Si调制掺杂异质结构的生长和输运性质

采用计算机控制的快速辐射加热、超低压ＣＶＤ（ＲＲＨ／ＶＬＰ－ＣＶＤ）方法生长了Ｓｉ／Ｓｉ０．７Ｇｅ０．３／Ｓｉｐ－型调制掺杂双异质结构．研究了该结构的输运性质，其空穴霍尔迁移率高达３００ｃｍ２／Ｖ·ｓ（３００Ｋ，薄层载流于浓度ｐｓ为２．６e１３ｃｍ－２）和８４００ｃｍ２／Ｖ·ｓ（７７Ｋ，ｐｓ为１．１e１３ｃｍ－２）．     

薄膜全耗尽SOI门阵列电路设计与实现

在Ｄａｉｓｙ系统上设计出通用性强、使用方便的ＳＯＩ门阵列母版及门阵列电路，并采用１．５ｕｍＣＭＯＳ／ＳＯＩ工艺在薄膜全耗尽ＳＩＭＯＸ材料上得以实现，其中包括多种分频器电路和环形振荡器，环振可工作在２．５Ｖ，门延误时间在５Ｖ时为４３０ｐｓ。     

脉冲激光沉积铌酸锶钡铁电薄膜及其性能表征

利用脉冲激光沉积（ＰＬＤ）技术在ＭｇＯ、ＬＳＣＯ／ＭｇＯ衬底上在位制备了铌酸锶钡（ＳＢＮ）铁电薄膜,发现ＳＢＮ薄膜在ＭｇＯ、ＬＳＣＯ／ＭｇＯ衬底上均呈（００１）择优取向。用扫描电子显微镜（ＳＥＭ）和原子力显微镜（ＡＦＭ）表明ＳＢＮ薄膜的晶粒细小致密,铁电微畴尺寸约为２００ｎｍ。ＳＢＮ薄膜的剩余极化强度为１８．６μＣ／ｃｍ２,矫顽场为２２．３ｋＶ／ｃｍ。