DC-DC转换器中功率沟槽MOSFET的优化设计

利用工艺和器件模拟软件TSUPREM-4和MEDICI,研究了工艺参数对DC-DC转换器中的功率沟槽MOSFET的通态电阻Ron、栅-漏电容Cgd的影响以及栅-漏电荷Qgd在开关过程中的变化,指出了在设计和工艺上减小通态电阻Ron和栅-漏电容Cgd,提高器件综合性能的途径。     

CPU电源电路用沟槽栅MOSFET与e-JFET开关管的功耗对比研究

本文主要针对低压功率开关管的功耗进行了理论分析,并在此基础上分别对两种典型结构的沟槽栅MOSFET和e-JFET在不同工作频率下的功耗分布和总功耗进行了定量的仿真计算和对比。通过研究发现,在一定工作条件下,常闭型e-JFET比目前常用的沟槽栅型MOSFET仅开关功耗就降低约24%,总功耗则降低约30%。将其运用于CPU电源电路中的开关功率管的制造,在高频领域有着极好的应用前景。     

CPU电源电路用沟槽栅MOSFET与e-JFET开关管的功耗对比

本文主要针对低压功率开关管的功耗进行了理论分析，并在此基础上分别对两种典型结构的沟槽栅MOSFET和e—JFET在不同工作频率下的功耗分布和总功耗进行了定量的仿真计算和对比。通过研究发现，在一定工作条件下，常闭型e-JFET比目前常用的沟槽栅型MOSFET仅开关功耗就降低约24％，总功耗则降低约30％。将其运用于CPU电源电路中的开关功率管的制造，在高频领域有着极好的应用前景。     

双栅MOSFET高频特性的实验研究

设计制作了不同沟道长度、栅材料以及栅电极构形的各种双栅MOSFET。通过实验全面研究了设计和工艺参数对器件高频特性的影响,阐明了双栅MOSFET的高频设计思想,给出了全离子注入高频低噪声工艺。有效沟道长度为1μm的超高频双栅MOSFET在900MHz下功率增益为17dB,有效沟道长度为1.5μm的甚高频器件在200MHz下功率增益为23dB.     

沟槽型MOSFET的发展

在功率变换器中沟槽型MOSFET取代功率二极管传递能量有两个优点：可以用PWM驱动电路灵活地控制MOSFET为不同的负载提供所需的能量;导通电阻低,能耗小。文章介绍了新研究出来的厚栅氧MOSFET,RSOMOSFET,集成肖特基二极管的沟槽型MOSFET,并对它们的机理和性能进行了阐述和分析。     

CPU电源电路用沟槽棚MOSFET与e-JFET开关管的功耗对比研究

本文主要针对低压功率开关管的功耗进行了理论分析，并在此基础上分别对两种典型结构槽栅MOSFET和e-JFET在不同工作频率 下的功耗分布和总功耗进行了定量的仿真计算和对比。通过研究发现，在一定工作条件下，常闭型e-JFET比目前常用的沟槽栅型MOSFET仅开关功耗就降低约24%，总功耗则降低约30%，将其运用于CPU电源电路中的开关功率管的制造，在高频领域有着极好的应用前景。     

4H-SiC台阶型沟槽MOSFET器件

介绍了一种4H-SiC台阶型沟槽MOSFET器件.该结构引入了台阶状沟槽,使用TCAD软件对台阶状沟槽的数量、深度、宽度等参数进行了拉偏仿真,确定了最优台阶结构参数.仿真结果表明,与传统的UMOS器件相比,最优台阶结构参数下的台阶状沟槽MOSFET器件关断状态下的栅氧化层尖峰电场减小了12％,FOM值提升了5.1％.提...     

超低导通电阻MOSFET

SiR640DP和SiR662DP是40V和60VN沟道TrenchFET功率MOSFET,两款器件采用SO-8或PowerPAK SO-8封装,具有极低的导通电阻,以及极低的导通电阻与栅极电荷乘积（FOM,优值系数）。     

短沟Trench MOSFET阈值电压解析模型

传统MOS器件的阈值电压模型被广泛地用于分析Trench MOSFET的阈值电压,这种模型对于长沟道和均匀分布衬底的MOS器件来说很合适.但是对于Trench MOSFET器件来说却显现出越来越多的问题,这是因为Trench MOSFET的沟道方向是垂直的,其杂质分布也是非均匀的.本文基于二维电荷共享模型,给出了Trench MOSFET的一种新的阈值电压解析模型,该模型反映了器件的阈值电压随不同结构和工艺参数变化的规律,模型的结果和器件仿真软件Sivaco TCAD的仿真结果吻合较好.该模型较好地解决了以往所用的Trench MOSFET阈值电压模型计算不准确的问题.     

中压沟槽MOSFET的设计与研究

基于仿真和实验方法,开展了100VN沟槽MOSFET的设计研究工作.通过沟槽深度,体区注入剂量和栅氧化层厚度拉偏,获得了对击穿电压,阈值电压和导通电阻的影响规律并对机理进行了分析,仿真工具同时描述了器件内部的电流路径和碰撞电离率分布.随着沟槽深度增加击穿电压先升后降,导通电阻则表现为相反趋势;击穿电压与注入剂量具有弱相关性,阈值电压随注入剂量增加而升高;击穿电压随着栅氧化层厚度增加整体表现上升趋势,但变化幅度不大,阈值电压与厚度变化表现出强相关性.通过逐步优化获得了最终结构和工艺参数为沟槽深度1.5μm,体区注入剂量1.3E13,栅氧化层厚度700 A,通过流片获得器件最终电性参数为击穿电压为105.6 V,阈值电压2.67 V,导通电阻3.12 mR,相较于仿真参数分别有98%,94%和75%的变化率.     

200 mm Trench MOSFET管用硅外延电阻率管控

200 mm重掺As衬底的MOSFET外延片在后续芯片制程中,由于还需要经历高温环节(大于1100℃),因此衬底中As的自掺杂效应将再次出现,从而使外延片边缘区域的电阻率降低明显。在外延过程中,需要将外延片边缘区域的电阻率有意控制略高于中心区域。在控制过程中通过引入Offset(差值)的管理方法,确保外延层边缘3 mm区域与中心区域的偏差减小,从而实现片内管芯之间性能一致。     

Power Trench MOSFET Devices on Metal Substrates

Power trench MOSFET devices have been accomplished on Cu substrates using a novel silicon-on-metal (SOM) technology. This technology transfers silicon trench MOSFET device layers from SOI wafers to metal substrates. The prototype 30-V (drain-to-source voltage) n-channel SOM device with a pitch of 2.5 $muhbox{m}$ comprises a 5-$muhbox{m}$ device layer and an electroplated Cu substrate. These devices are the first of their kind exhibiting a negligible substrate drain contribution to their specific Rdson and have a specific Rdson of 0.198 $ hbox{m} Omega cdot hbox{cm}^{2}$ at a gate voltage of 10 V. This specific Rdson is 38% smaller than that of the same device on the silicon substrate. The dc–dc converter with SOM devices shows 11% reduction in device power loss and an energy efficiency of about 2% higher than with the same Si-based devices. The operating temperature of the SOM die in the converter is also 9 $^{circ} hbox{C}$ lower than the Si-based die. The “cooler” SOM device is due to primarily improved energy efficiency. The transient thermal resistance of the SOM device is 20 $^{circ}hbox{C/W}$, which is less than half of 57.5 $^{ circ}hbox{C/W}$ for the Si-based device at a pulse duration of 10 s.      

射频功率Trench MOSFET研制

在国内首次研制出了一种采用条状元胞结构、特殊的栅槽刻蚀条件、特殊的栅介质生长前处理工艺及多晶硅栅的射频功率Trench MOSFET器件。该器件漏源击穿电压大于62V、漏极电流大于3.0A、跨导大于0.8S、阈值电压2~3V、导通电阻比同样条件的VDMOS降低了19%~43%,在175MHz、VDS=12V下输出功率PO为7W、漏极效率ηD为44%、功率增益GP为10dB。     

Trench MOSFET的研究与进展

研究总结了功率MOSFET器件与BJT器件相比的发展优势.介绍了作为VDMOSFET进一步发展的新型器件Trench MOSFET研究提出的背景及意义,并从其基本结构出发阐述了TrenchMOSFET与VDMOS相比的电学性能特点.最后对其发展现状,关键技术和结构参数及其发展趋势进行了概括、总结和展望.     

低压沟槽功率MOSFET导通电阻的最优化设计

研究了低压沟槽功率MOSFET(<100V)在不同耐压下导通电阻最优化设计的差别。给出了确定不同耐压MOSFET参数的方法,简要分析了沟槽MOSFET的导通电阻;利用Sentaurus软件对器件的电性能进行模拟仿真。理论和仿真结果均表明,耐压高的沟槽MOSFET的导通电阻比耐压低的沟槽MOSFET更接近理想导通电阻,并且,最优导通电阻和最优沟槽宽度随着耐压的提高而逐渐增大。     

槽栅型SiC MOSFET器件单粒子响应特性研究

利用TCAD Sentaurus模拟仿真软件,研究分析了三种不同结构的槽栅型1 200 V SiC MOSFET单粒子响应特性,器件包括传统单沟槽MOSFET、双沟槽MOSFET和非对称沟槽MOSFET结构。仿真结果表明,双沟槽MOSFET的抗单粒子特性优于其它两种结构器件。通过分析可知,双沟槽MOSFET结构的优越性在于有较深的源极深槽结构,有助于快速收集单粒子碰撞过程产生的载流子,从而缓解大量载流子聚集带来的内部电热集中,相比其它两种结构能有效抑制引起单粒子烧毁的反馈机制。     

浅沟槽隔离对MOSFET电学特性的影响

随着工艺制程的不断进展,浅沟槽隔离技术(STI)成为深亚微米后的主流隔离技术。文章通过测试分析不同栅到有源区距离(SA)晶体管(MOSFET)器件的栅和衬底电流,分析了180 nm N沟道晶体管中STI对于栅和衬底电流的影响。结果表明栅电流随着SA的缩小呈现先缩小后增大的趋势,衬底电流在常温以及高温下都随着SA的减小而减小。文章用应力机制导致的迁移率以及载流子浓度的变化对栅和衬底电流的变化趋势进行了分析,通过改进伯克利短沟道绝缘栅场效应晶体管模型(BSIM)模拟了STI对衬底电流的影响,为设计人员进行低功耗设计提供了衬底电流模型。     

30 V沟槽MOSFET优化设计

借助半导体专业模拟软件Tsuprem-4 和Medici,模拟得到一组最佳的30 V 沟槽MOSFET结构和工艺参数;给出了特性模拟曲线.在此基础上,详细讨论了沟槽的宽度和深度变化对沟槽 MOSFET的阈值电压、击穿电压、漏电流及导通电阻等特性的影响.最后,根据模拟得到的最佳参数进行了流片实验.结果表明,所设计器件的击穿电压大于35 V,Vgs为10 V下的导通电阻为21 mΩ* mm2.