STM-1/STM-4段开销处理ASIC设计

介绍了光同步数字体系中用于STM-1/STM-4模式下段开销处理专用集成电路的设计,重点分析了设计方面的难点并给出了相应的解决方案,实验证明所设计的电路稳定可靠。     

STM-4提取VC-12解复用的FPGA设计

SDH作为当今通信网络重要的传输手段,具有前向和后向兼容性,各种不同速率的PDH信号、B-ISDN和ATM信号及其他新业务信号可通过适配复用进STM—N帧。论文通过对SDH复用原理的研究,提出了一种取代成帧器,基于FPGA的从STM-4提取VC-12解复用的设计方法,并选用Altera公司Stratix ii gx系列FPGA进行方案实现,最后加载到FPGA,在SDH测试仪搭建的环境下,利用QUARTUS Ⅱ的在线采集工具SignalTap对设计进行了验证。     

基于FPGA的高速数据采集卡的设计

介绍一种采用USB2．0接口与PC机进行数据传输的高速数据采集卡的设计。给出了硬件的基本结构和软件固件设计的基本方法,并对用FPGA设计FIFO做了重点阐述,同时对使用异步并行A／D转换与使用采样率为444～440MS／s的ADC器件的采样数据在FIFO内的数据传输进行了时序仿真,并分析了仿真结果。     

基于FPGA的PCI硬件加解密卡设计

提出一种基于FPGA的PCI硬件加解密卡的设计方案,用硬件加解密取代了传统的软件加解密,将加解密模块和PCI接口模块集成在一个FPGA芯片内实现.分析了PCI加解密卡的软硬件的结构和原理,详细介绍了DESX加解密算法的原理、步骤和硬件实现、PCI接口模块的IP核设计以及USB接口模块的电路连接.系统硬件以FPGA为核心,使用Quartus Ⅱ 7.2软件和VHDL语言设计,软件由DriverStudio 2.7和Visual C++6.0设计.采用192位密钥的DESX分组对称加解密算法来取代64位DES算法,密文和密钥在专用硬件中存储,计算机内只有明文,有效防止黑客攻击,保护数据安全.设计采用逻辑综合式取代时钟驱动级联式来实现DESX算法,使加密一组数据的时间由16个周期缩短为1个周期.     

基于FPGA的激光雷达回波信号数据采集卡设计

回波信号数据采集设备是激光雷达系统的关键部分。为了提高信噪比,回波信号数据采集设备应当具有滤波和高速数据累加功能,为了满足不同重复频率激光雷达的探测需求,累加过程的采集深度和累加次数等参数应当是可配置的。使用FPGA作为主控设备,实现了一个采样率为20 MHz,具有滤波和硬件累加功能,且参数可配置的通用回波信号数据采集卡 (DAQ card)。测试结果表明,在不同重复频率的触发信号下,采集卡实现了基本的参数配置功能和累加功能,其信噪比为71.9 dB。与国外某回波信号数据采集设备相比,采集卡在高重复频率激光雷达中具有更远的探测距离和更高的信噪比。     

基于FPGA的多数据采集卡的研究与设计

介绍了一种基于FPGA的多通道数据采集模块的实现方案.采用多块采集卡、多个FPGA控制芯片的设计方式,从而整体提高了采集的速度与精确度;采用模拟开关级联的方式,精确控制每块采集卡24路通道切换的地址变化,使AD按照采样频率要求进行精确采集.该设计方案结构灵活、控制简单、可靠性高,并且通过实验验证其功能的正确性,完全满足工程实践的要求.     

基于FPGA的多通道数据采集系统设计

为了满足科研中对雷达信号的采集需求,设计了一种基于FPGA的多通道数据采集系统。该系统涵盖了以太网接口的MAC层、DDR3读写控制、FMC接口的数据接入与控制。系统在经过软硬件联调后,数据采集的各项功能良好,各个通道同步,通道间的串扰较小,可广泛应用与雷达、通信领域。     

串行STM-1信号的转换研究

介绍了用ＦＰＧＡ实现串行ＳＴＭ－１信号到并行的转换,讨论了技术难点和测试结果。     

基于FPGA的数据采集控制模块设计

设计以FPGA为基础的数据采集控制模块,克服传统的以单片机或DSP作为控制器带来的采集速度和效率上的瓶颈,同时显示部分创新性地采用了VGA标准接口,大大提高了显示系统的兼容性。设计的控制模块主要由四个部分组成：数据采集部分、数据缓存部分、按键控制部分和图形显示部分。在设计过程中,用VHDL语言来编写程序,利用Max＋PlusⅡ软件对各模块进行仿真。从仿真结果可以看出,该模块能够实现数据的实时采集和采集结果的便捷显示,达到了作为数据采集主控模块对外围电路的良好控制。     

基于NP内核的STM-1数据采集卡的实现

文中介绍了TD-SCDMA信令测试仪中一种基于NP网络处理器的STM-1数据采集卡的实现方案,主要分析了STM-1数据采集卡的各个模块,详细说明了数据采集卡的数据处理流程。     

基于FPGA的数据采集系统设计

设计了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Max＋PlusⅡ中实现软件设计和完成仿真.本文给出了一些模块的仿真图形.整个采集系统可实现24路最大工作频率为100 kHz的现场模拟信号采集和4路频率信号采集,且该系统也采集8路系统内部通道信号以达到自校验功能.     

基于FPGA的数据采集系统设计

提出一种基于FPGA技术的多路模拟量、数字量采集与处理系统的设计方案,分析整个系统的结构,并讨论FPGA内部硬件资源的划分和软件的设计方案等。本设计方案外部电路结构简单可靠,特别适用于多路检测系统中,而且可以根据需要容易地对系统进行扩展,对于检测系统来讲具有一定的通用性。     

基于FPGA的数据采集系统

介绍了以FPGA为核心的逻辑控制模块的数据采集系统的设计可以满足实时性要求,设计中采用自顶向下的设计方法,根据不同的功能将整个系统划分为若干模块进行设计,并介绍了每个模块的功能和实现方法。在设计中采用VHDL语言对各个模块进行描述。视频解码芯片采用Philips公司的SAA7113H,该芯片通过I2C总线协议进行配置。实验表明,设计可以满足图像采集实时性的要求。     

基于FPGA的异步FIFO硬件实现

使用FPGA内部资源BlockRam实现异步FIFO,因为未使用外挂FIFO,使得板卡设计结构简单并减少了硬件板卡的干扰,给硬件调试工作带来了方便,也充分体现了FPGA的优势,这种方法对设计异步FIFO使用具有很好的借鉴意义。实验通过VERILOG编程实现异步FIFO,对程序进行了功能仿真、时序仿真,并下载到FPGA芯片中进行了硬件仿真,实验结果达到了预期的参数要求,完成了FIFO软硬件设计。     

基于FPGA的图像采集卡的设计

介绍了一种基于FPGA的前端图像采集卡的系统设计。该系统主要包括视频A/D转化芯片SAA7113H、采样控制器下、存储芯片SDRAM。由该系统得到分辨率720×576,25帧/s的图像。SAA7113H的初始化设置通过I2C总线来实现。这种图像采集卡系统由于集成度高、设计灵活、系统可靠性高,可以满足高性能的图像采集系统。     

基于FPGA设计EnDat编码器数据采集后续电路

随着集成电路技术的发展,FPGA以其体积小、速度快、功耗低、设计灵活、利于系统集成、扩展升级等优点,被广泛地应用于高速数字信号传输及数据处理。EnDat数据接口是适用于编码器的双向数字接口。EnDat可传输编码器的位置值,也能传输或更新保存在编码器中的信息或保存新信息。在此介绍了EnDat接口的特点、功能、时序和数据传输、OEM数据存储,以及编码器数据采集后续电路设计方案,基于FPGA编码器接口的设计,用以进行编码器和DSP处理器之间的通讯。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.