一种高增益带宽CMOS全差分运算放大器的设计

介绍了一种采用折叠式共源共栅结构的高增益带宽全差分运算放大器的设计和实现,详细讨论了折叠式共源共栅放大器的电路结构、共源共栅偏置电路,以及开关电容共模反馈电路(SCCMFB).电路的设计基于CSMC 0.5μm DPTM 5V混合信号工艺.仿真结果表明,该电路在5V电源电压下具有64 dB直流开环增益、155 MHz单位增益带宽.通过在一款ADC电路中流片验证,该放大器达到设计指标要求.     

一种高增益全差分运算放大器的分析与设计

采用增益提高技术,设计了一种高增益全差分运算放大器,其主运放和两个辅助运放均为全差分折叠式共源共栅结构,并带有连续时间共模反馈电路。详细地分析了由增益增强结构为此运放带来的零极点对。该运算放大器采用TSMC 0.18 μm CMOS工艺设计,开环直流增益可达138 dB,单位增益带宽为252 MHz。     

一种增益提升高速CMOS运算跨导放大器的设计

设计了用于高速高分辨率ADC的CMOS全差分运算放大器,采用套筒式级联增益自举电路,达到高增益带宽且低功耗。在3.3V电源电压下,用TSMC0.35μmCMOS工艺模型,通过Cadence软件Spectre仿真平台,驱动1PF负载时,相位裕度为65度,单位增益带宽为316MHz,功耗5.7mW,压摆率200V/μs。     

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。     

用于高速高分辨率ADC的CMOS全差分运算放大器的设计

高性能全差分折叠式共源共栅型跨导运算放大器采用 12 位精度,60 MHz采样速率的模数转换器芯片,采用0.35μm CMOS工艺,工作在3.3 V电源电压下。电路模拟结果表明,基于其独特的增益倍增结构,该运算放大器直流增益达到94.4 dB,驱动2 pF负载时,相位裕度为62°,单位增益带宽达到260 MHz,电路功耗为27 mW。     

一种高增益低功耗CMOS运算跨导放大器的设计

本文采用套筒式级联增益自举电路,设计了一种用于高速、高分辨率ADC的CMOS全差分运算放大器,达到了高增益、低功耗的设计目标。在3.3V电源电压下,基于TSMC0.35μm CMOS工艺模型,本设计驱动1pF负载时,相位裕度为65°,单位增益带宽为320MHz,功耗5.7mW,压摆率为200V/μs。     

一种应用于流水线ADC采样保持电路的设计

介绍了一种应用于12位、10MS/s流水线模数转换器前端的高性能采样保持（SH）电路的设计。该电路采用全差分电容翻转型结构及下极板采样技术,有效地减少噪声、功耗及电荷注入误差。采用一种改进的栅源电压恒定的自举开关,极大地减小电路的非线性失真。运算放大器为增益增强型折叠式共源共栅结构,能得到较高的带宽和直流增益。该采样保...     

适用于高阶∑△调制器的全差分运算放大器的设计

比较了增益自举式共源共栅、折叠式共源共栅和套筒式A／A类三种常用的运算放大器结构．提出了一种可用于各种高阶∑△调制器的全差分运算放大器。采用SIMC0．35μm标准CMOS工艺．完成了含共模反馈电路的全差分套筒式运算跨导放大器的设计。仿真结果表明放大器的直流增益为84．5dB,单位增益带宽为199MHz,相位裕度为51°,电路工作可靠,性能优良。     

高性能折叠式共源共栅运算放大器的设计

折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比.基于Chartered 0.35 μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构.Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12 MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105 dB,达到了预期的设计目标.     

一种高速CMOS全差分运算放大器

设计并讨论了一种高速CMOS全差分运算放大器.设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性.基于TSMC 0.25 μ m CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW.