基于MTM总线的边界扫描控制器设计与实现

超大规模集成电路和组装工艺快速发展,电路板结构和功能日趋复杂,将边界扫描技术应用于系统级测试,对提高系统的可靠性和可维护性具有重要的实用意义;在深入研究IEEE1149.5和IEEE1149.1标准的基础上,对基于MTM总线的边界扫描控制器结构进行了研究,解决了IEEE1149.5与IEEE1149.1协议转换中的关键技术,设计实现了内嵌边界扫描功能的MTM总线从模块,使用SpartanⅡ器件实现了基于MTM总线的边界扫描控制器;仿真和实验结果表明,IEEE1149.5总线接口、IEEE1149.1端口和TAP控制器功能正确,符合系统层次化测试的实际要求。     

基于网络的边界扫描测试技术的研究与实现

将边界扫描测试技术应用于远程测试,解决高密度电路系统及复杂测试环境带来的测试问题,可实现仪器设备的远程测试与故障诊断:深入研究了IEEE1149.1边界扫描测试标准,提出了一种基于SPI接口的边界扫描测试控制器设计方案,设计网络接口电路及硬件底层驱动程序,并组建基于网络的边界扫描测试系统硬件平台;对被测电路进行测试验证,测试结果表明,该测试控制器可产生符合IEEE1149.1标准的JTAG测试信号,该测试系统可完成边界扫描的远程测试,硬件结构简洁且使用灵活,有较高的性价比,具有较好的应用前景.     

基于FPGA的嵌入式边界扫描总线控制系统设计

在研究了IEEE1149.1标准和SOPC技术的基础上,提出了基于FPGA的边界扫描总线控制系统的设计;使用VHDL语言,在FPGA中将传统的边界扫描总线控制器的功能以IP Core的形式实现,并与NiosII处理器共同构成嵌入式边界扫描总线控制系统;经仿真验证,该系统产生的测试信号完全满足IEEE1149.1标准协议的要求;该系统具有较强的集成度、灵活性和可定制性,能够应用于IC或PCB的边界扫描测试以及相关的研究和实验。     

基于AVR单片机的边界扫描测试控制器设计

根据边界扫描测试IEEE1149.1技术标准,采用AVR单片机以及边界扫描总线控制芯片74ACT8990设计了边界扫描测试控制器;该控制器通过串口与计算机通信,将计算机的指令转化为符合边界扫描标准的测试时序信号,注入被测板;并且采集被测板响应,送回计算机进行故障诊断;该测试控制器结构简单,使用方便而且成本低;通过实际测试验证,测试控制器产生的测试信号符合IEEE1149.1系列标准,可以用于功能测试、数字电路故障诊断以及边界扫描研究。     

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

基于VXI总线的多功能边界扫描控制器的研制

根据系统级边界扫描测试技术的需求,研制了基于VXI总线的多功能边界扫描测试控制器,具备三种操作模式：IEEE1149．1TAP模式、IEEE1149．5主控制器模式和从控制器模式;由上位机控制模件组态到期望的模式,模件上的TAP口控制器产生1149．1测试信号,提供给JTAG口用于通过TDO／TDI扫描链对被测目标板进行边界扫描测试;IEEE1149．5主控制器可完成和从控制器间的通讯以便对机箱或子系统级中可测试性模件进行边界扫描测试,兼容于BSDL和EDIF文件格式的自动测试向量生成软件可实现多种扫描测试功能。     

USB—1149.1边界扫描控制器的设计与实现

随着支持IEEE1149.1标准的边界扫描芯片的广泛应用,边界扫描技术得到了迅速发展;根据该标准,提出了一种基于USB总线的边界扫描控制器的设计方案;该方案采用CY7C68013作为USB2.0接口控制器,JTAG主控单元使用测试总线控制器ACT8990;依据该方案设计的控制器能够完成USB协议和JTAG协议的相互转换,生成符合IEEE1149.1标准的测试信号;实验以内测试为例,验证该控制器能够正常工作;在此基础上进行了其他功能测试;实验结果表明,该控制器能够完成对数字电路的边界扫描测试,并能初步判断故障类型,具有测试方便、传输速度快等特点,提高了测试效率。     

系统芯片的边界扫描测试与调试方法研究

针对系统芯片的多内核结构违反边界扫描标准而导致不可测试的问题,IEEE 1149.7标准提出了多片上TAPC结构的测试与调试方法;以该标准为依据,利用QuartusⅡ软件设计在测试与调试系统中具有关键作用的边界扫描测试控制器;重点阐明了多内核系统芯片的调试原理与调试流程、控制器的结构与作用等;仿真结果表明控制器能够产生符合标准的调试信号,具有良好的可行性与有效性,对系统的构建具有积极的意义。     

基于SOPC的高速边界扫描主控器设计

依据IEEE1149.1标准,采用SOPC技术设计了一款高速的边界扫描主控器;用户可对该主控器进行配置,输出测试所需的控制信号,输出的测试时钟TCK频率可达50MHz,大大提高了边界扫描测试效率;同时,开发的具有自主知识产权的边界扫描主控器IP核为SOPC系统可测性设计提供了一个很有实际价值的组件,无需专用边界扫描测试设备即可实现对系统的边界扫描测试功能;经时序仿真波形和数字示波器观测结果验证,该边界扫描主控器所产生的测试信号符合测试要求,设计正确合理。     

基于边界扫描的混合信号电路可测性结构设计

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,设计并实现了符合标准的混合信号电路边界扫描可测性结构各组成部分,包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器;构建验证电路进行了测试验证。测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。