JSnet网络协议体系结构及实现

ＪＳｎｅｔ网络是一个按照ＯＳＩ基本参考模型发的实验性异种机扩域计算机网络。本文介绍ＪＳｎｅｔ中协议体系结构的确定和各层协议功能的选择，讨论了有关这些协议实现的一些关键技术问题。     

基于ADSP21060的并行处理

以3830雷达信号处理系统为例,探讨了基于ADSP21060的并行处理。     

多通道图像的并行处理

多通道图像的并行传输,具有多数据流及大数据量的特点, 采用区域并行的处理方式,对多通道图像信息进行并行处理;并以两片C6203B的DSP及大容量FPGA构成具有双总线结构、基于共享总线的嵌入并行处理系统,对多通道图像进行处理.实验结果表明在自行设计的嵌入式并行处理平台上,采用区域并行的处理方式,可对并行传输的多通道图像进行全视场实时处理,有效解决了多数据流、大数据量与系统实时性之间的矛盾,同时系统具有较强的扩展性.     

高速网的传输协议的研究与进展

光纤网的高速传输已使通信的瓶颈从传输介质转移到了主机处理系统，尤其是终端系统的传输协议处理能力。近年来，研究人员不断地提出新的传输协议以满足高速网的要求， 如ＨＴＰＮＥＴ、ＸＴＰ等，而作为传输协议成功的典范－－ＴＣＰ也在不断地进行自我改进以适应将来高速网的发展。本文简述了传输协议在高速网下的改进策略，论述了上述协议的特点、性能，总结了它们在高速网中应用的优劣。     

流水线计算机上表达式的并行处理

本文举例说明对分法不能构造出一般表达式的最低分析树,给出利用交换律和结合律构造表达式最低分析树的算法并予以证明。该算法适用于诸如Fortran程序设计语言,可提高程序中不可向量化部分的目标代码质量。     

TMS320C25并行处理经验

笔者在工程中曾使用９片ＴＭＳ３２０Ｃ２５构成并行处理系统，在调试中遇到许多困难。本文探讨了解决这些困难的办法。     

基于ADSP21060的并行处理

以３８３０雷达信号处理系统为例，探讨了基于ＡＤＳＰ２１０６０的并行处理。     

一种Turbo码高速并行译码算法

针对Turbo码MAP译码算法运算量、存储量大和译码延时长的问题,基于双滑动窗的基本思想,提出一种高速并行的译码算法。计算机仿真表明,该算法是存储量与译码性能的良好折衷。     

高速时钟电路的信号完整性设计

电子技术的发展日新月异,高速数字电路(即高时钟频率及快速边沿)的设计成为主流,给PCB设计带来许多问题和挑战.阐述了高速时钟电路设计过程中遇到的信号完整性问题,同时也给出了这些问题的解决方法.     

R-net: A high speed fibre optics network with reservation access protocol

This paper proposes and describes R-net, a network with a new reservation access protocol that is very suitable for implementation with optical fibre in high speed local area networks. In the operation of R-net, a framing structure with variable length is superimposed on the network bus to bound the network medium access delay which is a highly desirable feature for real time applications. As long as the frame length constraint is not violated, the performance of R-net network is not limited by operating data rate, and the utilization can be set to unity by choosing the appropriate network parameters. The proposed network has the advantage of efficient throughput approaching unity for most practical configurations, bounded delay, and at normal load, the network protocol has fair access for all nodes and allows dynamic bandwidth allocation between the nodes connected to the network bus. A performance (delay and utilization) comparison between R-net and Expressnet is also presented.     

高速并行遥测接口的设计与实现

在实时控制应用的微计算机中，常常需要进行遥测输出接口的设计．这是微机应用中的一个重要问题。本文从逻辑设计的角度讨论遥测输出接口的设计及实现方法。     

一种CRC并行计算原理及实现方法

本文提出一种通用的ＣＲＣ并行计算原理及实现方法，适于不同的ＣＲＣ生成多项式和不同并行度（如８位、１６位、及３２位等），与目前已采用的查表法比较，不需要存放余数表的高速存储器，减少了时延，且可通过增加并行度来降低高速数传系统的ＣＲＣ运算时钟频率．     

高速12路并行CMOS单片光电集成接收机设计与实现

设计并实现了一个高速12路并行CMOS单片光电集成接收机.其每一路都包括一个光探测器、一个跨阻放大器以及后续放大电路.双光电二极管(DPD)结构可以提高接收机速度,但同时降低了响应度.在跨阻放大器电路中采用有源电感来展宽-3dB带宽.通过无锡上华(CSMC)0.6μm CMOS工艺流片并对芯片进行了测试.测试结果显示该接收机单路传输比特率可达0.8～1.4 Gb/s,总的12路可传输15Gb/s数据.     

高速高精度定位机构的优化设计

提出了一种新型2-自由度(2-DOF)高速高精度平面并联定位机构。首先考虑机构的运动学性能,基于雅可比条件数进行了机构构型的优化设计,并以全局性能指数为目标,得到了机构的最佳工作空间位置及形状;然后提出一种用于高速度和高精度机构的优化目标函数,进行了机构的结构尺寸参数优化。仿真结果显示,优化设计后的机构可实现高速高精度,具有较好的运动学性能。这种优化设计方法对此类结构的设计具有指导意义。     

带工艺约束并行机调度问题的一种新的遗传算法

以最小化拖期任务数为目标,研究了解决一类带工艺约束并行机调度问题的新的遗传算法.基于向量组的染色体编码方法简单、译码快速,并能自动满足工艺约束;扩展的顺序交叉算子EOX能自动满足工艺约束并尽量保留父代遗传信息,在较大程度上优于传统的交叉算子;位变异和交换变异相结合的变异方法有利于更好保持种群的多样性.大量模拟数据与生产线应用实例表明本文所提的基于向量组编码的遗传算法是相当有效的.     

高速12路并行CMOS单片光电集成接收机设计与实现

设计并实现了一个高速12路并行CMOS单片光电集成接收机.其每一路都包括一个光探测器、一个跨阻放大器以及后续放大电路.双光电二极管(DPD)结构可以提高接收机速度,但同时降低了响应度.在跨阻放大器电路中采用有源电感来展宽-3dB带宽.通过无锡上华(CSMC)0.6μm CMOS工艺流片并对芯片进行了测试.测试结果显示该接收机单路传输比特率可达0.8～1.4 Gb/s,总的12路可传输15Gb/s数据.     

高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．