基于单片机的宽量程高精度频率计

基于单片机宽量程高精度频率计的实现方案:测高频时通过多级硬件计数器分频,使高频测量范围可靠提升;低频测周以软件计时进行时间量程拓展、计入中断响应时间保证高精度;能自动等精度切换检测;降低了成本;易于从软件、硬件进一步扩展量程。     

基于STC15单片机的高精度频率计设计

本文提出一种基于STC15W4K48S4单片机的高精度数字频率计的设计方法,内部软件设计采用多周期同步测量法实现,设计中对测量的数据进行相应的调整减少误差。由于采用了32 MHz的晶振,测量范围可在1 Hz~10 MHz,并且在高频下误差相对很小。本次设计给出的频率计的设计方案,不但切实可行,而且设计简单、成本低、可测频带宽,大大降低了设计成本和实现复杂度。     

基于CPLD的等精度频率计的设计

在电子领域中,测频是经常要用到的。但是传统频率计在测频时有很多缺点。本设计采用等精度测频、测周期的数字频率计的设计方案,选用单片机为核心,通过编程实现了闸门预制信号、同步控制、数据运算处理和实时显示的功能,并利用可编程逻辑器件CPLD(Complex Programmable Logic Device)的在线编程,实现了频率计的逻辑控制、计数等功能。本设计克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度。     

基于单片机的等精度频率计设计

本文采用单片机AT89C52作为系统控制单元,辅以适当的软、硬件资源完成以单片机为核心的等精度频率计设计。通过单片机对同步门的控制,使被测信号和标准信号在闸门时间内同步测量,为了提高精度,将传统的测频功能转为测周期,采用多周期同步测量技术,实现了等精度测量。等精度频率测量方法消除了量化误差,可以在整个测试频段内保持高精度不变,其精度不会因被测信号频率的高低而发生变化。     

等精度智能频率计

本文介绍一种以单片机为核心的等精度频率计,其原理不同于以往常用的测频法和测周期法。这种频率计克服了低频端测试精度不高的缺陷,可以在整个测试频段内保持高精度不变。又由于采用单片机控制,因而较一般的等精度频率计体积小,造价低,便于使用。本文主要对测试原理的误差及软硬件进行了分析。     

智能等精度频率计的设计与实现

本文设计的HPE-100频率计将AT89c51微处理器的智能特性与高速FPGA的可编程性相结合,采用硬件逻辑与软件指令巧妙配合的智能闸门控制方式,实现了0～100MHz范围内的等精度无档切换测量功能,精度可达10-7.     

基于单片机与FPGA的等精度数字频率计设计

根据等精度的测量原理,利用单片机与FPGA编程设计了一种数字频率计,系统将测控主体分配给FPGA,可以满足测频速度和I/O口的要求;同时利用单片机良好人机接口和控制运算的功能,来达到较简单地实现键盘和显示控制及数据处理的能力。在实际应用中既能满足测量精度的要求,又有很好的性价比。     

基于STC12C5A60S2的高频高精度频率计的设计

基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化。针对这一缺陷,提出了一种基于等精度测量原理的频率计设计方案。选用单时钟/机器周期的单片机STC12C5A60S2,其克服了普通8051单片机测频上限频率低的缺陷,从而满足了对高频信号进行测频的要求。该频率计具有电路结构简单、成本低和测频精度高等特点,适合测量高频小信号。     

基于FPGA的等精度频率计单片系统设计

文章首先叙述了等精度频率测量法的原理,并进行误差分析,然后用Verilog HDL语言编程设计出频率计的核心模块,结合8051单片机IP核实现了等精度频率计单片系统,并在DE2开发板上对系统进行验证。该频率计的测量范围为0.1Hz～100MHz,测量全域相对误差恒为百万分之一,实际使用证明本设计具有良好的可靠性,可用于实验室或其他频率测量项目。     

基于FPGA的高精度频率计

为了满足硬件工程师对高精度和高带宽测频仪器的需求,设计一种基于FPGA的高精度频率计。频率计包括外围的电压跟随电路和串口通信电路以及FPGA上的分频器模块、频率计量模块和串口通信模块,并使用Altera公司的Cyclone Ⅳ芯片作为控制核心。首先待测信号经过电压跟随器的稳压和隔离,然后将稳压信号接入分频器模块,分频器模块会把频率信号以1 kHz为界限分为低频和高频信号,并对低频信号和高频信号分别采用周期测频法和脉冲计数法测频。测量的频率数据可实时通过串口上传至上位机。经过测试,频率计能够实现1 Hz的精度、200 MHz的测频带宽以及多通道检测。     

等精度频率计的FPGA设计

针对传统频率测量法不能满足等精度要求的缺点,提出一种等精度频率计的FPGA设计方法.设计系统各模块均由Altera公司的FPGA芯片EP2C35F672C8实现.试验结果表明,该系统可以实现在整个频率范围内测量精度一致,测量误差小,达到了等精度测量的要求.     

基于NiosII的数字视频系统设计

介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC（可编程片上系统）解决方案——以NiosⅡ嵌入式软核处理器为核心,实现数字视频系统。文中介绍系统硬件结构和功能,硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比,该方案可提高系统性能,降低软件开发成本和硬件实现风险,具有灵活性、高效性和低成本的特点。     

基于NiosII的便携式超声波流量计设计

介绍了便携式超声波流量计的工作原理和系统硬件结构,分析了系统收发电路各个模块的设计,着重介绍了基于FPGA软核NiosII的便携式超声波流量计的数字电路部分设计。试验结果表明,系统工作稳定,能够满足测量精度要求,并且减小了便携式超声波流量计的体积,降低了产品成本。     

基于可编程逻辑器件的等精度频率计

一种基于可编程逻辑器件的等精度频率计的设计原理、硬件组成和软件实现。     

基于NiosII的光栅细分电路系统设计

在分析四倍频直接细分原理的基础上,提出利用专用插值芯片（IC-NV）对前端输出的正交信号进行插值细分的方法;采用SOPC技术和基于NiosⅡ软核处理器的系统设计方案,在FPGA中设计了二次细分辨向组件和测速组件,并将位移结果和速度值显示在128×64 LCD上。仿真结果表明,该系统实时性好,可靠性高,误差小,能够轻松实现高达64倍的细分。     

基于NiosII的中值滤波协处理器设计

采用SOPC技术,设计一个中值滤波协处理器,通过Avalon总线,集成到SOPC系统中,协助NiosII主CPU完成图像中值滤波算法。与传统纯软件实现的方法相比,简化了系统的设计,提高了系统的运行速度。     

基于NiosII的二维条码识别系统设计

随着SOPC技术的日益成熟,基于SOPC技术的嵌入式系统得到广泛应用.本文采用SOPC技术,以EP2C35为主控芯片,实现二维条码识别系统的设计,并提出一种适用于嵌入式系统的PDF417条码识别算法.实验表明,该识别系统能够快速准确地识别二维条码,效果良好.     

基于CPLD/FPGA的等精度频率计设计

讨论了基于CPLD/FPGA的可编程逻辑器件,借助单片机AT89C51;利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术.同时采用闸门测量技术完成脉宽,占空比的测量.