基于DSP的神经网络实时仿真系统设计

设计完成了神经网络仿真系统．在神经网络在线算法的实现中，利用DSP能与其宿主机实现并行工作的特点，采用DSP和计算机并行工作，加快了神经网络运算速度，使其能达到在线控制的要求．文章的最后给出了一个本仿真系统的运用实例，说明了本系统的实用性．     

基于FPGA的图像边缘检测器的研究和设计

在构建了一种基于联DSP+FPGA图像处理系统的基础上,论述了一个基于EDA技术的、用FPGA实现图像边缘检测协处理器的设计过程,包括边缘检测算法的选择、系统FPGA的VHDL设计实现和在MAXPLUSII开发环境下的相关仿真结果.该协处理器的像素处理方式采用全硬件并行及流水线技术,经验证,和单独采用单片机或DSP系统相比,其处理速度有显著的提高.     

基于PDLMS算法的数字波束形成以及FPGA实现

采用高并行度的并行延时最小均方(PDLMS)算法，用现场可编程门阵列(FPGA)实现自适应数字波束形成模块。使用VHDL完成了该算法在硬件上的实现，同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单，易于实现。     

嵌入式软件语句覆盖率测试插桩技术

针对基于宿主机的嵌入式软件测试,提出一种单元测试中通用的语句覆盖率测试方法,通过插桩技术,采用向源代码插桩实现语句覆盖率测试。设计了测试代码的实现算法,通过测试代码可以自动完成向被测代码插桩。这些方法被成功地应用到笔者所在项目组开发的嵌入式软件仿真测试平台ARMtest上。利用这些方法,在嵌入式硬件系统未完成开发之前,可通过宿主机环境和仿真环境及时发现嵌入式软件开发初期的一些不足并加以完善。     

基于FPGA的H．264变换量化的高性能的硬件实现

针对H．264视频标准中一个功能频繁调用的变换量化模块，提出了一种高性能的FPGA硬件实现方法。并完成了其硬件原型的设计。该硬件原型包含了从残差形成到宏块重建的变换量化全过程。其可以构成DSP的协处理器，用于完成H．264实时编解码。该硬件原型根据算法特点和数据流特点，采用了流水线控制策略和分时复用技术，同时合理利用FPGA片内资源，从而提高了系统性能。仿真结果表明。该设计能满足高清数字视频的实时处理应用。     

PLC协处理器板的VME总线接口系统

总线接口系统是ＰＬＣ协处理器与宿主机之间交互的硬件通道。它的设计需要满足ＰＬＣ协处理器在交互作用方面的功能要求，同时要满足宿主机总线及操作系统在硬件和软件方面的各种协议。本文讨论了在ＳＵＮ－ＯＳ环境下，基于ＶＭＥ总线的数据传输，作为总线主设备的ＤＭＡ传输和从设备传输的优缺点。对传输速度进行了实验比较，确定了简洁可靠的方案。采用优化设计以及ＦＰＧＡ技术，实现了Ｐｒｏｌｏｇ／Ｌｉｓｐ协处理器板与Ｓｕｎ     

并行DSP系统消息传递路由算法

为了提高DSP系统软件的移植性,设计消息传递路由算法。采用邻接表存储并行系统硬件拓扑结构,增加节点数据流信息为算法搜索的限制条件以提高算法效率。以ADSPTS101并行系统为例,使用VisualDSP＋＋平台实现并验证该算法。结果表明,该算法有效解决并行DSP系统的消息传递问题,提高系统性能,在并行DSP系统中有较强通用性。     

基于DSP/FPGA的嵌入式实时目标跟踪系统

提出了一套基于DSP／FPGA的协处理器结构用以实现实时目标跟踪的嵌入式视觉系统。系统由DSP作为主处理器进行全局控制，利用具有流水线并行处理结构的FPGA作为协处理器实时完成DSP分配的处理任务。系统由FPGA快速完成最初的运动估计的结果，DSP在此基础上进一步分析和校正，并将校正信息反馈给FPGA，实现快速而准确的跟踪。     

锅炉系统的神经模糊智能控制研究

将神经网络与模糊集相结合形成一类新的智能信息处理方法,利用神经网络的并行运算能力来实现模糊规则的快速推理,并用学习算法在线调整规则。通过在锅炉系统的仿真研究,证明了该系统的良好性能。     

基于DSP和CPLD的FPGA在线配置

介绍Xilinx公司FPGA的几种基本配置模式,在实际图像处理算法评估系统中设计了基于DSP和CPLD的配置电路,完成对系统中FPGA的在线从并行(SelectMAP)配置.减少器件数目,增加硬件系统的灵活性,并详细介绍该配置电路的具体实现过程和实现方法.