界面电荷对圆柱形高kVDMOS的影响仿真研究

相比于传统VDMOS,超结耐压层结构和高k介质耐压层结构VDMOS能实现更高的击穿电压和更低的导通电阻.通过仿真软件,对3D圆柱形高k VDMOS具有、不具有界面电荷下的各种结构参数对电场分布、击穿电压和比导通电阻的影响进行了系统总结.研究和定性分析了击穿电压和比导通电阻随参数的变化趋势及其原因.对比导通电阻和击穿电压...     

900V超结VDMOS的设计

超结MOSFET具有优越的静态直流特性.在已有成功设计600V超结VDMOS经验的基础上,提出了相应的工艺方法.利用TCAD仿真软件,对主要的工艺参数和器件电学参数进行仿真优化,得到击穿电压为929 V、比导通电阻为23.67mΩ·cm2的超结VDMOS.     

半超结VDMOS的研究

为了改善功率器件导通电阻与击穿电压的折中关系,提出了半超结理论及其设计方法.在原胞部分研究了各个器件结构参数的深度和浓度的优化,在终端部分提出了一种平面结终端技术;提出了实现半超结VDMOS的工艺实现方法,并利用2-D仿真软件Medici进行仿真验证.结果表明,利用该优化方案,可以得到特征导通电阻为40 mΩ·cm2的600 V半超结VDMOS器件.     

半超结SBD的研究

由于导通电阻与击穿电压之间的矛盾关系,肖特基二极管(SBD)不能够应用于高压功率领域。为了改善导通电阻与击穿电压之间的关系,提出了半超结理论及其设计方法。通过对器件结构参数进行计算和优化,构成了一种实现半超结SBD的工艺方法,并利用Silvaco TCAD软件进行仿真验证。结果表明,利用该优化方案,可以得到击穿电压为500V,导通电阻为37mΩ·cm2的半超结SBD器件。     

一种900V超结VDMOSFET器件的设计与仿真

功率MOSFET在现代电子工业中已经得到了广泛的运用,然而在高压功率MOSFET器件中,如何平衡功率MOSFET的击穿电压与导通电阻的冲突一直是研究热点。结合超结理论和传统功率VDMOSFET的生产工艺设计了一款高压超结VDMOSFET器件,运用半导体器件仿真软件对器件结构进行优化,得到P柱区和N柱区掺杂浓度和厚度的最优值和工艺参数。仿真结果表明,设计的超结VDMOSFET器件击穿电压和导通电阻分别为946 V和0.83Ω,很好地平衡了功率MOSFET击穿电压与导通电阻的冲突。     

新型高压半超结功率MOSFET的优化设计

给出了一个完整的半超结MOS的设计方法,包括超结部分浓度的确定,电压支持层部分的深度和浓度的优化.借助二维器件仿真讨论了在原胞尺寸不变的情况下导通电阻和击穿电压的折中关系的优化方法.通过模拟得到了一个750 V,特征导通电阻为32 mΩ*cm2的半超结结构.结果表明在不增加外延次数,工艺成本和难度的情况下,深宽比为5半超结MOS的特征导通电阻比VDMOS的下降了64%,比超结MOS的下降了8%.     

功率VDMOS器件设计及研制

分析了VDMOS器件击穿电压、导通电阻、阈值电压和开关特性等主要性能指标的影响因素,并借助半导体模拟仿真软件Sentaurus对VDMOS器件进行建模,调整器件各个结构参数,提出采用P体区间厚氧化层方法提高器件的动态特性,获得满足设计目标要求的器件电性能参数,最终形成器件设计版图,并依此在现有生产线上进行工艺流片,根据流片结果进一步优化调整设计参数,最终获得一款击穿电压400 V、导通电阻0.45?、阈值电压2.5 V、开关特性较好的功率VDMOS器件。     

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史.针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题.对不同器件结构的优缺点进行了比较分析.对一些新型衍生结构...     

JFET区注入对大功率VDMOS击穿电压和导通电阻的影响

研究了JFET区注入对大功率VDMOS器件击穿电压和导通电阻的影响,分析讨论了JFET区注入影响击穿电压的机理,并定量给出JFET区注入对导通电阻的影响.通过器件数值模拟优化JFET区注入剂量,并根据仿真结果改进器件设计,在满足击穿电压要求的前提下导通电阻降低了8％.     

高压VDMOS的设计

本文通过VDMOS的电参数来确定其结构参数。通过击穿电压来确定外延层的厚度和电阻率。通过阈值电压来确定栅氧的厚度。由饱和电流的表达式可知元胞的最大通态电流。导通电阻和击穿电压是两个相互矛盾的参数,增加击穿电压和降低导通电阻对器件尺寸的要求是矛盾的。     

A novel structure in reducing the on-resistance of a VDMOS

A novel structure of a VDMOS in reducing on-resistance is proposed.With this structure,the specific on-resistance value of the VDMOS is reduced by 22%of that of the traditional VDMOS structure as the breakdown voltage maintained the same value in theory,and there is only one additional mask in processing the new structure VDMOS,which is easily fabricated.With the TCAD tool,one 200 V N-channel VDMOS with the new structure is analyzed,and simulated results show that a specific on-resistance value will reduce by 23%,and the value by 33% will be realized when the device is fabricated in three epitaxies and four buried layers.The novel structure can be widely used in the strip-gate VDMOS area.     

一种降低VDMOS导通电阻的新结构研究

本文提出了一种降低VDMOS导通电阻的新结构,从理论上分析了该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约22%,同时该新结构仅需要在原VDMOS器件版图的基础上增加一个埋层,工艺可加工性较强。把该结构用于一款200V耐压的N沟道VDMOS器件的仿真分析,器件元胞的比导通电阻降低了23%,采用三次外延四次埋层的制作方式,器件的比导通电阻可以降低33%,该新结构在条栅VDMOS研制方面具有广阔的应用前景。     

A new shallow trench and planar gate MOSFET structure based on VDMOS technology

This paper proposes a new shallow trench and planar gate MOSFET(TPMOS) structure based on VDMOS technology,in which the shallow trench is located at the center of the n~- drift region between the cells under a planar polysilicon gate.Compared with the conventional VDMOS,the proposed TPMOS device not only improves obviously the trade-off relation between on-resistance and breakdown voltage,and reduces the dependence of on-resistance and breakdown voltage on gate length,but also the manufacture process is compatible with that of the VDMOS without a shallow trench,thus the proposed TPMOS can offer more freedom in device design and fabrication.     

一种基于VDMOS技术的浅沟槽平面栅MOSFET新结构

本文基于VDMOS技术提出了一种浅沟槽平面栅MOSFET（TPMOS）新结构,其中浅沟槽位于VDMOS多晶硅平面栅下方n-漂移区的两元胞中央。与传统的VDMOS结构相比,新结构不仅可以显著改善器件的导通电阻(RON)和击穿电压(VBR),减小它们对栅极长度的依赖,而且除浅沟槽外,制作工艺与VDMOS完全兼容。采用TPMOS结构可为器件设计和制造提供更大的自由度。     

多晶硅部分剥离技术对抗辐照VDMOS动态特性的影响

在考虑VDMOS器件的抗辐照特性时,为了总剂量辐照加固的需求,需要减薄氧化层的厚度,然而,从VDMOS器件的开关特性考虑,希望栅氧化层厚度略大些。本文论证了在保证抗辐照特性的需求的薄氧化层条件下,采用漂移区多晶硅部分剥离技术以器件动态特性的可行性,研究了该结构对器件开启电压、击穿电压、导通电阻、寄生电容、栅电荷等参数的影响,重点研究了漂移区多晶硅窗口尺寸对于VDMOS动态特性的影响。模拟结果显示,选取合理的多晶硅尺寸,可以降低栅电荷Qg,减小了栅-漏电容Cgd,减小器件的开关损耗、提高器件的动态性能。     

一种改善功率VDMOS单粒子栅穿的新结构研究

本文分析了VDMOS器件在空间辐照环境中的单粒子栅穿机理,并基于这种机理提出了一种可以有效改善VDMOS器件单粒子栅穿的新结构。从理论上分析了该结构在改善VDMOS单粒子栅穿效应中的作用,仿真验证该结构可以提高SEGR阈值约120%,该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约15.5%,同时该新结构仅需要在原VDMOS器件版图的基础上使用有源区的反版来代替有源区版,应用LOCOS技术实现厚氧化层来提高SEGR阈值,工艺可加工性较强。该新结构特别适用于对辐照环境中高压VDMOS器件的研制。     

功率MOSFET发展近况

本文介绍功率ＭＯＳＦＥＴ近年来采用优化设计技术和微细加工技术获得低导通电阻、高耐压、高频率、高雪崩容量、低压驱动的发展情况及其应用前景。