基于QCA的双边沿JK触发器的实现

量子元胞自动机(Quantum-dot Cellular Automata,QCA)是一种有望替代传统半导体晶体管的新型纳米器件.本文提出了一种改进的双边沿触发结构及其相应的JK触发器电路,用概率转移矩阵(Probabilistic Transfer Matrix,PTM)分析该触发结构,结果表明该结构较以往的可靠性更高.同时利用模块垂直堆叠方法来优化了JK触发器电路,新结构电路较之前的电路元胞数和整体面积均有所减少.     

一位QCA数值比较器的可靠性研究

针对量子元胞自动机电路中存在的元胞移位、元胞未对准、元胞遗漏、元胞旋转等固有缺陷,采用概率转移矩阵方法建立了一位QCA数值比较器的可靠性模型,并对其可靠性进行了深入分析。对于不同的输入,分别比较了各组成元件在同样的故障概率水平下对整体可靠性(正确输出的概率)的不同影响。仿真结果表明,在所有的输入情况下传输线始终是影响其可靠性的主要因素,从而确定了传输线在该数值比较器中的重要性,进而为大规模QCA数值比较器的设计以及可靠性的提高提供了依据。     

多元线性回归分析在QCA数值比较器可靠性研究中的应用

基于概率转移矩阵方法建立了QCA数值比较器的可靠性模型,采用多元线性回归方法定量分析了QCA数值比较器中各组成元件对整体可靠性的不同影响,并比较了元件可靠性改善度对整体可靠性改善度的不同影响.结果表明,当传输线可靠性改善度为3.00％时,整体可靠性改善度为16.51％,远高于其它元件,从而为大规模QCA数值比较器电路的...     

改进型QCA共面交叉电路的可靠性分析

针对量子元胞自动机(QCA)电路中电路单元复杂化能提高电路可靠性的假设,采用概率转移矩阵对一种改进后的QCA共面交叉电路单元及原始电路单元的可靠性进行对比分析,以检验复杂化设计能否提高电路可靠性,并利用四选一数据选择器进行深入研究以验证分析结果。仿真结果表明,该改进方案将共面交叉电路单元应用于单独运行及组合电路中分别使电路的可靠性降低了19.6%和0.84%。改进后的电路单元不但没有提高可靠性,反而由于电路结构的复杂化降低了其可靠性。     

量子元胞自动机全加器的性能分析与设计

作为一种新型的纳米器件,量子元胞自动机（Quantum-dot cellular automata,QCA）有望取代传统CMOS器件.本文总结了目前已提出的三种全加器（Full Adder,FA）架构,通过概率转移矩阵（Probabilistic Transfer Matrix,PTM）分析找出其中最稳定的架构,进一步地,利用这三种全加器分别构建串行加法器,并从复杂度、不可逆功耗、成本等方面进行比较,结果发现性能最优的全加器架构为MR Azghadi FA.随后,选择该架构提出了一种针对全加器的新型逻辑门和共面QCA全加器电路,并应用此全加器设计了多位串行加法器,经对比分析表明,本文所提出的全加器电路在面积、元胞数和功耗等方面均有较大改进,且具有很好的扩展性.     

基于形状工程的可靠磁性逻辑器件和触发器实现

纳米级磁性逻辑器件是一种新兴的场耦合计算范例,可用于实现非易失性和极低功耗的磁性逻辑电路.然而,杂散磁场和温度波动热效应阻碍了器件和电路的可靠转换.该文研究了对称缺失等腰三角形特殊形状纳磁体的转换特性,提出了利用这种特殊形状纳磁体实现磁性逻辑器件可靠转换的方法.基于特殊形状纳磁体器件设计了流水线RS触发器时序电路,并采用OOMMF软件进行了性能模拟.结果表明,特殊形状纳磁体实现的基本触发器电路不但能够进行可靠的流水线计算,同时还具有较高的工作温度和良好的按比例缩小特征.     

QCA电路的缺陷研究

针对量子元胞自动机电路中出现的元胞移位等元胞缺陷,介绍了基于QCADesigner的元胞缺陷分析,得出了特定结构的容错范围。对于制造过程出现的单电子故障,分析了不同输入时单电子故障对传输线和反相器的影响。对于制造过程中出现的漂移电荷缺陷,分析了这些缺陷对传输线的影响。通过改变元胞与传输线之间的距离,研究了QCA传输线之间的串扰问题,得出了其容错范围。最后对RS触发器中出现的元胞缺陷采用测试序列进行了分析研究,从而为进一步研究QCA电路的缺陷提供了依据和方向。     

基于QCA可编程逻辑阵列单元的元胞缺陷研究

介绍了一种量子元胞自动机(QCA)可编程逻辑阵列结构,该结构可用于实现量子元胞自动机大规模可编程逻辑电路,采用QCADesigner仿真软件研究了元胞缺失、移位缺陷和未对准缺陷对可编程逻辑阵列单元逻辑功能的影响。得出了特定结构下,每个元胞移位缺陷和未对准缺陷的最大错位距离,以及导线模式中存在特定位置的8个可缺失元胞。这为缺陷单元的应用提供了一个具体的参数标准,提高了PLA阵列的单元利用率。     

基于贝叶斯模型的QCA扇出结构转换特性

基于半径为2的贝叶斯模型,量化分析了量子元胞自动机(QCA)扇出结构的转换特性。分析表明,采用半径为1的贝叶斯模型进行QCA转换特性分析将导致传输线正确概率的误差增大到40%,而半径为2的贝叶斯模型平衡了运算量和计算精度,适用于QCA的可靠性分析。仿真表明,扇出结构的正确概率随元胞尺寸和元胞间距的增大而逐渐降低,也随着输入条件和输出端的不同而改变,输入为‘1’时,扇出的拐角输出端的正确概率高于85%,而输入为‘0’时,拐角输出端的正确概率低于20%。这是由于QCA是一种基于量子机理进行工作的器件,不同的输入或不同的元胞尺寸和元胞间距都将造成元胞扭结能的改变,进而影响元胞的翻转概率。研究所得结论可为今后QCA的电路实现与设计和可靠性分析提供参考。     

基于数据选择器和D触发器的多输入时序电路设计

为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。     

基于改进五输入择多门的QCA全加器设计及应用

量子元胞自动机(Quantum-dot cellular automata,QCA)是一种新兴的纳米技术.本文基于改进的五输入择多门,设计出一个全加器,在保持正确逻辑功能的基础上较以往的全加器有一定优势.应用该全加器设计加法器和乘法器,结果表明在某些性能上有显著提高.     

基于概率转移矩阵的时序电路可靠度估计方法

传统的概率转移矩阵(Probabilistic Transfer Matrix,PTM)方法是一种能够比较精确地估计软差错对门级电路可靠度影响的方法,但现有的方法只适用于组合逻辑电路的可靠度估计.本文提出基于PTM的时序电路可靠度估计方法(reliability estimation of Sequential circuits based on PTM,S-PTM),先把待评估时序电路划分为输出逻辑模块和次态逻辑模块,然后用本文提出的时序电路PIM计算模型得到电路的PIM,最后根据输入信号的概率分布计算出时序电路的可靠度.用ISCAS 89基准电路为对象进行实验和验证,实验表明所提方法是准确和合理的.     

Design of reliable universal QCA logic in the presence of cell deposition defect

The emergence of Quantum-dot Cellular Automata (QCA) has resulted in being identified as a promising alternative to the currently prevailing techniques of very large scale integration. QCA can provide low-power nanocircuit with high device density. Keeping aside the profound acceptance of QCA, the challenge that it is facing can be quoted as susceptibility to high error rate. The work produced in this article aims towards the design of a reliable universal logic gate (r-ULG) in QCA (r-ULG along with the single clock zone and r-ULG-II along with multiple clock zones). The design would include hybrid orientation of cells that would realise majority and minority, functions and high fault tolerance simultaneously. The characterisation of the defective behaviour of r-ULGs under different kinds of cell deposition defects is investigated. The outcomes of the investigation provide an indication that the proposed r-ULG provides a fault tolerance of 75% under single clock zone and a fault tolerance of 100% under dual clock zones. The high functional aspects of r-ULGs in the implementation of different logic functions successfully under cell deposition defects are affirmed by the experimental results. The high-level logic around the multiplexer is synthesised, which helps to extend the design capability to the higher-level circuit synthesis.     

基于概率转移矩阵的串行电路可靠度计算方法

概率转移矩阵(Probabilistic Transfer Matrix,PTM)方法是一种能够在门级比较精确地估计差错对电路可靠性影响的方法,但目前其实现方法只能适用于较小规模的电路.本文引入了电路划分的思想,先把电路分割成一组适宜用原始PTM方法直接计算其可靠度的模块,然后计算出这些模块的可靠度,再依据串行可靠度模型,将所有模块可靠度合成为整个电路的可靠度.本文用实验的方法通过对74系列电路的分析得到了合适的电路分割参数,即分割宽度,再进一步对ISCAS85基准电路进行了可靠度的计算,结果表明新方法可以适用于更大规模的无冗余组合电路.通过与依据美军标MIL-HDBK-217所算得的可靠度的比较,验证了本文所提出的方法的合理性.