深亚微米全耗尽SOI MOSFET参数提取方法的研究

基于BSIMSOI对深亚微米全耗尽SOI MOSFET参数提取方法进行了研究,提出一种借助ISE器件模拟软件进行参数提取的方法。该方法计算量小,参数提取效率高,不需要进行繁琐的器件数学建模,易于推广。将该方法提出的模型参数代入HSPICE进行仿真,模拟结果与实验数据相吻合,证明了这种方法的有效性和实用性。     

新型薄膜SOI高压MOSFET的研制

研制了两种薄膜SOI高压MOSFET,一种是一般结构,另一种是新的双漂移区结构.两者的栅宽均为760μm,有源区面积为8.58×10-2mm2,测试表明其击穿电压分别为17V和26V,导通电阻分别为80Ω和65Ω.     

新型薄膜SOI高压MOSFET的研制

研制了两种薄膜SOI高压MOSFET,一种是一般结构,另一种是新的双漂移区结构.两者的栅宽均为76 0μm,有源区面积为8.5 8×10 - 2 m m2 ,测试表明其击穿电压分别为17V和2 6 V,导通电阻分别为80Ω和6 5Ω.     

辐照对SOI NMOS寄生双极晶体管的影响。

在埋氧化层厚度不同的SIMOX衬底上制备了H型栅结构器件。经过总剂量辐照后,器件的正栅亚阈值特性无明显变化,背栅亚阈值特性发生平移,但均未发生漏电,说明其抗辐照性能超过1E6rad(Si)。辐照后器件的寄生双极晶体管增益有所增大,并且与背栅阈值电压的变化趋势相似,可能是由于埋氧化层中的正电荷积累使体区电位升高,提高了发射极的发射效率。     

SOI MOSFET寄生双极晶体管效应的研究

研究了硅膜掺杂浓度,厚度和硅化物厚度等工艺条件对SOIMOSFET寄生双极晶体管增益的影响。提高体区掺杂浓度、增加硅膜和硅化物厚度能够减小增益。原因是：①基区杂质浓度增加,减弱了发射极向基区注人多子,增强了基区向发射区的少子注入;②增加硅化物厚度会增加其横向扩展,减小发射极的注入效率。     

一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟

提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容.     

一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟

提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容.     

一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟

提出了一种新型的Schottky体接触结构 ,能够有效抑制部分耗尽SOInMOSFET的浮体效应 .这种结构可以通过在源区形成一个浅的n+ p结和二次侧墙 ,然后生长厚的硅化物以穿透这个浅结的方法来实现 .模拟结果表明这种结构能够成功抑制SOInMOSFET中存在的反常亚阈值斜率和kink效应 ,漏端击穿电压也有显著提高 .这种抑制浮体效应的方法不增加器件面积 ,而且与体硅MOSFET工艺完全兼容 .     

总剂量辐射对0.5μm部分耗尽SOI CMOS器件的影响

介绍了基于SIMOX SOI晶圆的0.5μm PD SOI CMOS器件的抗总剂量辐射性能。通过CMOS晶体管的阈值电压漂移,泄漏电流和32位DSP电路静态电流随总剂量辐射从0增加到500 krad(Si)的变化来表现该工艺技术的抗电离总剂量辐射能力。对于H型(无场区边缘)NMOS晶体管,前栅阈值电压漂移小于0.1 V;对于H型PMOS晶体管,前栅阈值电压漂移小于0.15 V;未发现由辐射引起的显著漏电。32位DSP电路在500 krad(Si)范围内,静态电流小于1 m A。通过实验数据表明,在较高剂量辐射条件下,利用该工艺制造的ASIC电路拥有良好的抗总剂量辐射性能。     

0.13μm部分耗尽薄膜SOI MOSFETs击穿特性研究

以0.13μm部分耗尽薄膜SOI器件为研究对象,简要分析了体接触器件和浮体器件基本特性,指出两类器件击穿特性的差异性,并重点讨论了栅长、栅端偏压和衬底偏压等对器件击穿特性的影响,阐明了击穿特性的失效机理,为器件优化和电路设计提供参考。     

基于SOI的双极场效应晶体管

在分析了双极型晶体管和场效应晶体管各自的特点和不足后，介绍了一种既具有双极型晶体管较大电流容量和功率输出，又具有场效应晶体管高输入阻抗的电子器件——双极MOS场效应晶体管(BJMOSFET)，同时指出体硅BJMOSFET的阳极扩散区与衬底之间存在较大的漏电流，可产生较大的寄生效应。提出了一种新型固体电子器件——基于SOI的BJMOSFET，分析了其工作原理j与体硅BJMOSFET比较，由于SOI技术完整的介质隔离避免了体硅器件中存在的大部分寄生效应，使基于SOI的BJMOSFET在体效应、热载流子效应、寄生电容、短沟道效应和闩锁效应等方面具有更优良的特性。     

0.5μm SOI CMOS工艺开发与器件建模

对0.5 μm SOI CMOS工艺进行了开发,得到一套完整良好的工艺流程参数.根据流片测试结果,进行SOI CMOS器件的建模;利用BSIMproPlus软件中的BSIMSOI MOS模型,根据MOS管宽长比进行器件分类和建模,得到模型参数.对于部分耗尽SOI器件的固有浮体效应和kink效应,采用体接触方法来缓解其负...     

多晶硅双栅全耗尽SOI CMOS器件与电路

对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。     

三栅FET的总剂量辐射效应研究

通过对赝MOS进行不同剂量的辐射,得到不同辐射条件下赝MOS器件的I-V特性曲线,并通过中带电压法进行分析,得出在不同辐射下SOI材料的埋氧层中产生的陷阱电荷密度和界面态电荷密度参数。采用这些参数并结合Altal三维器件模拟软件模拟了硅鳍(FIN)宽度不同的三栅FET器件的总剂量辐射效应,分析陷阱电荷在埋氧层的积累和鳍宽对器件电学特性的影响。     

部分耗尽SOI MOSFET中的浮体效应

介绍了部分耗尽SOI MOSFET中的浮体效应;简要描述了浮体效应的物理机制、测试结果,以及减小浮体效应的方法;同时,给出了在有体接触的情况下出现kink效应的测试结果.     

0.13μm抗辐射SOI CMOS标准单元库建库流程研究与实现

基于0.13μm部分耗尽绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺线,开发了全套0.13μm抗辐射SOI CMOS工艺的标准单元库。针对深亚微米SOI器件的辐射效应,在电路设计和版图设计上进行了加固,达到了比较好的抗辐射效果。对SOI标准单元库的建库流程的各方面做了比较深入的介绍,通过Hspice仿真验证单元库中加固D触发器(DFF)抗单粒子效应的能力并对不同加固方式的性能开销进行了对比。利用已建立的0.13μm抗辐射SOI CMOS标准单元库设计了测试芯片以验证库的可靠性。     

全耗尽SOI器件源/漏区抬升结构的形成（英文）

介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种新的途径来控制SOI的厚度:采用一种新的方法生长垫氧层,以及在源漏区外延生长前,在衬底外延生长硅薄膜层,从而补偿工艺导致的SOI损耗。这两种新的方法使SOI厚度增加了约5 nm。工艺优化后的FDSOI器件沟道厚度约为6 nm,源漏外延层厚度为20～30 nm。最后,阐述了外延成分对器件电学性能的影响。     

基于RIE技术的倾斜表面SOI功率器件制备技术

对一种具有倾斜表面漂移区SOI LDMOS的制造方法进行了研究,提出了多窗口反应离子刻蚀法来形成倾斜表面漂移区的新技术,建立了倾斜表面轮廓函数的数学模型,TCAD工具的2D工艺仿真证实了该技术的可行性,最终优化设计出了倾斜表面漂移区长度为15μm的SOI LDMOS.数值仿真结果表明,其最优结构的击穿电压可达350 V...     

短沟道源极肖特基势垒SOI MOSFET研究

随着MOSFET的特征尺寸的不断减小,短沟道效应越来越严重,阻碍了器件尺寸的进一步按比例缩小。如何有效地抑制短沟道效应已经成为当今的热门研究课题。本文提出了一种新型的SOI MOSFET结构,该结构漏极采用重掺杂的欧姆接触,源极采用肖特基接触。借助于SILVACO TCAD仿真工具,仿真出了该器件的各项性能参数,并与普通的SOI MOSFET进行对比研究,结果显示这种源极肖特基势垒SOI MOSFET能够更有效地抑制短沟道效应,且具有更大的输出电阻、更低的亚阈值电流和功耗。     

新型部分耗尽SOI器件体接触结构

提出了一种部分耗尽SOI MOSFET体接触结构,该方法利用局部SIMOX技术在晶体管的源、漏下方形成薄氧化层,采用源漏浅结扩散,形成体接触的侧面引出,适当加大了Si膜厚度来减小体引出电阻.利用ISE-TCAD三维器件模拟结果表明,该结构具有较小的体引出电阻和体寄生电容、体引出电阻随器件宽度的增加而减小、没有背栅效应.而且,该结构可以在不增加寄生电容为代价的前提下,通过适当的增加Si膜厚度的方法减小体引出电阻,从而更有效地抑制了浮体效应.