首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 15 毫秒
1.
电力广域保护系统从点到点通信逐步走向网络化通信, 如何在拥塞状态下保障业务的实时性和可靠性, 成为亟待解决的问题. 针对传输控制协议(Transmission control protocol, TCP)不能保障实时性以及用户数据报协议(User datagram protocol, UDP)不能保障可靠性的问题, 本文提出一种联合应用层纠错、检错和重发机制的UDP传输方案, 在提供低时延传输服务的同时也能保障报文的可靠性. 考虑到算法的复杂性, 选择本原BCH (Bose-Chaudhuri-Hocquenghem)码作为纠错编码算法, 设计了编码分组方法, 并通过实验验证了分组方法的正确性; 对增加纠错机制后的报文实时性进行了理论分析和仿真验证; 为了解决突发误码和丢包情况下的可靠性问题, 进一步设计了应用层检错和重发机制, 并分析了时延. 分析表明, 在应用层增加本文所设计的纠错、检错和重发机制后增加的时延几乎可以忽略不计. 最后给出了所提方法的联合应用算法, 并进行了可靠性分析, 结果表明本文方案的可靠性高于其他UDP传输方案.  相似文献   

2.
目前在各个领域中用于差错控制的几乎都是循环码CRC(Cyclic Redundancy Check).这是因为它的编译在软硬件上都易于实现,而且它的检错纠错能力强,不但可用于纠正独立的随机错误,也可以用于纠正突发错误.但是,基于CRC对连续二位的差错检错和纠错能力不强的问题,提出了用交错传输的方法,在实际应用中取得很好的检错纠错效果,并在CRC的纠错理论上证明了在基于CRC编码条件下,用交错传输法能提高对连续二位的差错检错与纠错能力.  相似文献   

3.
针对内存系统中高强度的容错编码容易造成过大开销的问题,为同时实现容错强度和容错开销的权衡,提出一种低开销的支持混合容错编码的动态调节设计.通过分析发现常见纠错检错编码数据位长与校验位长存在固定的比例关系,提出一种地址映射逻辑电路;当系统存取内存数据及容错强度发生调节时,该方法可保证容错编码中校验信息的存取,实现对内存容错强度调节以及数据与校验信息在内存中分开存储的支持.实验结果表明,文中设计简单,硬件和性能代价小、功耗开销低.  相似文献   

4.
无线局域网要获得最佳的传输性能就必须全面利用信道中的冗余信息,包括利用MAC层的检错校验信息。本文分析了WLANMAC层CRC校验的数学原理和检错纠错能力,在分析单比特错误帧分布的基础上提出了一种利用MAC层CRC编码的单比特纠错能力提高传输性能的新方案。仿真结果表明应用CRC编码纠正错误对于帧错误概率和吞吐量都有改善作用,在特定的误码率条件下吞吐量有显著的提高。  相似文献   

5.
存储器可靠性问题是构建E级计算系统的关键挑战之一.存储器故障占计算机系统硬件故障的40%以上,随着存储器数量增加、存储器密度扩展和接口速率提升,E级计算机中存储器和访存传输通路的可靠性问题将会愈发严峻,传统的SEC-DED汉明码的纠检错能力难以满足E级系统高可靠性的需求.RS码是一种纠错能力很强的多项式编码,可实现Chipkill技术,然而,可纠多符号错的RS码的译码电路复杂,直接应用于存储器领域较为困难.本文提出了一种基于RS码和重传机制的内存可靠性增强技术——R-RS(Retransmission-RS),通过精心挑选本原多项式和校验矩阵设计了具有低硬件实现开销的RS编码,并通过精细化电路设计实现了并行高效低延迟译码,提出了基于窗口保序的重传机制对传输链路上的偶发故障所致错误进行重传,R-RS可纠正4个8位符号错,能够有效应对传输链路和存储器内部的随机单比特错、突发错以及传输链路偶发错误.R-RS的冗余存储开销为12.5%,性能开销是额外的1拍译码延迟,其面积仅占整个存储控制器的3.5%,与同类别的E-ECC方案相比,其纠正双颗粒、三颗粒突发错的能力分别提升了83.3%和109.5...  相似文献   

6.
考虑量化噪声和信道噪声,搭建基于过采样滤波器组OFBS(Oversampled Filter Banks)的联合信源信道编码系统,研究系统的传输检错纠错性能。提出新的阈值选取方法,该方法是基于贝叶斯假设检验为理论依据的,能根据实际信号和噪声统计特性做实时分析,得出适当的阈值。通过Matlab对系统进行仿真,结果表明信道在不同的转移概率条件,OFBS作为纠错码的阈值新算法的计算复杂度低,并且有很好的检错纠错性能。通过对一维信号的纠错,信号的峰值信噪比平均提高1到2 db。  相似文献   

7.
王谛  许勇 《计算机工程与科学》2014,36(12):2386-2393
Chipkill是动态随机存储器系统中先进的容错手段,Reed Solomon(RS)码是实现Chipkill技术的良好编码。以18片DDR3×8存储器芯片为研究对象,首先提出了一种快速构造RS码生成矩阵并对其优化的算法,获得了仅有1 728个“1”的生成矩阵;然后设计了一种纠单符号错RS码高效译码电路,实现了用纯组合逻辑完成检错、纠错操作。将所提出的RS码与传统的SEC/DED汉明码进行对比。开销方面,译码电路面积小19%~27%,延迟仅高出6%~27%。检错纠错能力方面,减少39.76%的可检不可纠错误,并且在实验中未出现不可检错误。  相似文献   

8.
由于太空中存在各种宇宙射线辐射,导致星载设备产生可靠性问题,使得高性能数字信号处理器(DSP)在航空航 天中的应用受到制约,因此需要采取容错措施来对其进行加固处理。但软加固算法会使程序复算而增加系统开销,文章 基于 C6748 DSP 平台,详细说明了在不影响检错率的情况下的功耗优化方法。实验结果表明,通过此方法在保证检错率 的条件下能显著降低系统开销,同时也提升了执行效率。  相似文献   

9.
在各种数据信息传递中,为了确保其正确性,都要对传递的信息进行检错纠错。但在几十种检错方案中,检错能力最佳,效果最显著的要算循环码校验,本文着重介绍循环码校验的原理,以及循环码校验所能检错的范围和实现循环码校验的方法。  相似文献   

10.
针对星载平台抗单粒子翻转(SEU)问题,提出一种基于SEC-DED思想的低开销抗SEU星载MIMO检测算法,通过对MIMO检测算法的乘积运算分割和扩展校验,实现自检错与自纠错功能。该方法以较少的资源占用率,获得系统可靠性的整体提升。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号