VLSI集成电路版图点到点三维电阻计算

在超大规模集成电路（VLSI）电路设计中,两点之间的等效电阻是设计人员所要考虑的重要参数。随着深亚微米工艺的广泛应用,版图形体日趋复杂,现有版图电阻提取工具的计算方法已难满足精度要求。本文提出了对于不同种类的三维复杂形体,其电阻网络采用不同的提取方法。对于简单形体采用解析法,对于复杂形体通过三维边界元计算方法提取版图电阻。基于提取的电阻网络,通过求解电路方程计算两点之间的等效电阻。实验表明,此方法对于实际电路设计中任意两点等效电阻计算,相比较于现有工具的方法具有计算速度快,计算精度高,计算效果好等特点。     

集成电路版图的电路提取

集成电路版图提取为精确估计电路性能提供了可靠的手段。主要介绍了版图电路提取的各种方法及其优缺点。最后,着重介绍了一种新的层次式版图电路提取方法。     

多晶高阻长度对多晶电阻方块值的影响

在集成电路中光刻、腐蚀、横向扩散等工艺步骤常会引起电阻阻值的变化,因此在集成电路版图绘制过程中,版图画法对电阻的影响很大。在集成电路设计过程中电阻通常都设计得比较长,容易忽略电阻长度对阻值的影响。当需要将电阻长度设计得较小时,势必要考虑电阻长度对集成电路阻值的影响。在一些不同的工艺中,电阻变短时电阻长度对阻值的影响趋势很可能相反。对比不同工艺中多晶电阻制造的原理,通过流片取得一家工艺厂实际电阻的阻值,分析并比较与其类似的工艺,同时对比另一家工艺厂电阻阻值随长度变化的影响,给出区分多晶电阻长度对阻值影响的判别依据。     

集成电路（IC）中电阻的设计

本文介绍了IC中电阻的分类、MOS工艺中电阻的特性及工艺实现、电阻的设计和电阻版图设计需要注意的几个问题，其中对电阻宽度和形状的设计作了重点介绍，在设计中要灵活选用不同类型的电阻和它的不同形状，确保设计出的电阻满足电路要求。     

双极模拟集成电路版图识别的模式识别算法

双极模拟ＩＣ在广泛应用于个人移动通信ＲＦＩＣ中占有重要地位。双极模拟ＩＣ版图识别与验证是其ＣＡＤ研究的重要内容之一。基于模式识别和专家系统的思想,提出了一种双极模拟ＩＣ版图识别的模式识别算法。该方法定义了五种基本版图图形关系,在此基础上构造了版画图技术向量,建立了算法系统及识别系统。该识别算法的优点在于与具体工艺过程无关,从而使识别过程完全系统化。实验表明,该识别系统有效、准确、可靠。     

DAC（Digital to Analog Converter）版图布局的理论与实现

本文详细介绍了模拟前端芯片发送通道DAC的布局原理和设计方案，由于DAC的实际性能很大程度上由版图的布局质量决定，所以本文也着重讲述了根据DAC工作原理来确定的合理的布图理论以及如何保证关键指标的实现。     

《集成电路版图设计》课程教学改革与探索

《集成电路版图设计》课程对微电子专业学生理解电路设计的概念和工艺技术的认识,起到承前启后的作用,对此课程教学方法的研究有着重要的理论和现实意义。     

双极型功率集成电路版图设计技术

双极型功率集成电路已大量应用于民用、军用电子设备中,其典型应用主要是在通信系统、雷达和电子对抗等领域.大功率电子设备的性能与可靠性很大程度上取决于双极功率器件及其放大电路的性能,因此,提高双极型功率集成电路的性能和可靠性具有十分重要的现实意义.在分析双极功率器件和集成电路工作特点的基础上,介绍了器件结构及其版图设计方法,详细分析了其特点和功能,以达到提高双极型功率集成电路性能和可靠性的目的.     

集成电路布局规划技术

介绍了集成电路布局规划的重要性及其实现方法，提出了诸如外观比率调整的新新方法、电源及信号线设计和工艺兼容设计原则等观点，并逐一说明了布局规划中各个步骤所应遵循的法则及考虑要点。     

CMOS单元版图生成中的晶体管布局算法

本文提出了一个基于模拟退火技术的CMOS标准(库)单元版图生成中的单元内晶体管布局算法，在满足高度约束的前提下同时优化单元版图的面积和时延，可处理不局限于静态串并联结构的电路，考虑大尺寸管子折叠等因素，最终生成二维样式标准单元版图。     

集成电路版图(layout)设计方法与实例

首先在理论上介绍了集成电路版图设计方法的详细步骤以及设计规则的特点。并结合一个运算放大器的版图设计实例详细讲解了集成电路版图设计的基本步骤技巧与准则。     

SRAM版图布局方向对产品失效率的影响

静态随机存储器(SRAM)是集成电路中重要的存储结构单元。由于其制备工艺复杂、关键尺寸较小、对设计规则的要求最为严格,因此SRAM的质量是影响芯片良率的关键因素。针对一款微控制单元(MCU)芯片的SRAM失效问题,进行逻辑地址分析确认失效位点,通过离子聚焦束(FIB)切片及扫描电子显微镜(SEM)分析造成失效的异常物理结构,结合平台同类产品的设计布局对比及生产过程中光刻工艺制程的特点,确认失效的具体原因。对可能造成失效的工艺步骤或参数设计实验验证方案,根据验证结果制定相应的改善措施,通过良率测试及SEM照片确认改善结果,优化工艺窗口。当SRAM中多晶硅线布局方向与测试单元中一致时,工艺窗口最大,良率稳定;因此在芯片设计规则中明确SRAM结构布局方向,对于保证产品的良率具有重要意义。     

集成电路的连线时延及其在版图设计中的估算

连线时延是新一代集成电路设计的重要课题之一．本文提出一种新的连线时延近似估算法．这种方法基于线网的RC树结构，采用Elmore时延原理，给出了线网在米布线情况下时延的下界估计．它计算简单，精确度好，对时延驱动的版图优化设计具有重要的理论意义和实用价值．     

用边界元法提取VLSI版图电阻

介绍了ＶＬＳＩ版图验证中电阻提取的基本原理和主要方法，给出了一种新颖的基于边界元法的电阻提取算法。该算法采用变节点单元，较好地解决了实际问题中经常出现的角点问题。通过应用该算法对几个实例进行提取，证明使用本文的算法不仅在精度上而且在占用ＣＰＵ时间上都取得了令人满意的效果     

一种新颖的集成电路版图验证方法

版图验证是集成电路设计的瓶颈之一。文章全面系统地阐述了超大规模集成电路LVS版图验证的原理、方法和基本的流程，着重介绍了基于Dracula开发的CMOS、Bipolar和ABCD(Advanced Bipolar CMOS DMOS)工艺的LVS命令文件，在解决以上工艺的电路LVS的过程中，取得了令人满意的效果。     

浅谈"集成电路版图CAD"课程建设

"集成电路版图CAD"课程是集成电路设计与微电子专业的一门重要的专业课。本文介绍了"集成电路版图CAD"课程建设和改革的实践和体会,提出了一些具体的想法和思路,着重对课程教学内容、教学体系的整合和优化、实验教学内容和教学方法进行了讨论,"一条主线、两个流程"贯穿实验教学,增强学生的工程实践技能,进而提高教学质量。     

集成电路中的MOSFET栅控电阻

工作在非饱和区的MOSFET实际上是一个电压控制电阻,它不仅准确且连续可调.在分析MOSFET栅控电阻的线性特性基础上,通过使用差动运算电路,可抵消掉非线性偶次项;施加适当衬底偏压,可使非线性高次项明显减小.对于兆欧级有源电阻,设计中采用等沟道长度单元MOSFET串联和交叉布局的平衡结构,保证工艺一致.由此制得了线性好、动态范围宽、可调范围大的兆欧级有源电阻.     

汽车电压调节器集成电路芯片版图设计

介绍了基于4μm双极型对通隔离工艺的汽车电压调节器功率集成电路芯片的版图设计。版图设计的主要出发点是高精度、大调整电流和高可靠性三方面。版图中各模块采用了热对称设计和等温线设计,关键元件的匹配采用了中心对称设计,大功率调整管采用了宽发射极窄接触条和圣诞树型结构相结合的方案。芯片测试结果表明,电压调节器的调节精度为14.2±0.15V,最大调节电流为5A,较好地实现了预定电路功能。芯片成品率达80%。