Schlumberger ATE及其先进的集成电路自动测试系统

Schlumberger公司是一家拥有近70年历史的跨国公司,拥有员工5万多人,在世界100多个国家有业务活动.1995年营业额达76亿美元,在美国《商业周刊》1996年全世界1000家企业排名中列121位.公司实力雄厚,在人才、技术、特别是财力方面具有强大的优势.Schlumberger公司早在八十年代就开始了同中国的业务往来,是中国各界客户的可靠的合作伙伴.本公司在中国首都北京市设有常驻办事机构,负责集成电路测试系统、印刷电路板测试系统、电能管理系统、集成电路智能卡系统、自动加油机、油田测井服务数据采集和分析、海上油田钻井服务以及其它业务.     

基于ATE的DSP测试方法

本文以TI公司的DSP5509A为例,介绍了在ATE上开发DSP芯片的测试程序的思路和方法。本文论述的DSP功能模块的测试算法,指令测试方法,脱机开发DSP功能诊断程序的方法已经在国产BC3193V50集成电路测试系统上运用,结果表明是有效的。其中针对DSP功能模块的测试算法以穷举为出发点,具体实现方式包括基本测试模块的反复调用,同模块内所有属性的遍历测试,不同模块间属性的交叉组合测试。最后本文论述了测试程序在不同测试系统移植中需要注意的问题。     

基于FPGA的数字IC交流参数测试系统研究

大规模集成电路的应用促进了国民经济的发展,同时带动了各类集成电路自动测试系统的发展,特别是高速器件的测试要求交流参数测试稳定性好,分辨率高。基于这一要求,介绍了数字集成电路交流参数测试系统的基本构成,并且介绍了数字集成电路交流参数测试的基本内容和测量方法,讨论了内插技术在时间测量上的应用和FPGA中专用时间进位链构建延迟线的基本方法,研究了该技术在数字集成电路交流参数测试仪上的应用,最后应用软件QuartusⅡ9.0验证了延迟线实现方法,并且给出了仿真波形和测试结果。     

基于ATE的电源监控芯片测试方法

近年来,随着应用环境复杂性的提高,电源监控芯片也朝着高集成度、大功率密度和低功耗的方向发展。但随着芯片集成度的提高、管脚数的增多、功能的增强,在电源监控芯片量产测试方面,对测试程序的开发和自动测试设备提出了更为苛刻的要求。介绍了基于自动测试设备测试系统的电源监控芯片的测试方法,并进一步地研究了测试方法提升、熔丝修调及测试程序简化等方面的优化。经测试验证,优化后的测试方法效果良好,能够大幅地提高测试效率和产品良率,为此类芯片的测试提供了一定的参考。     

一个连接CAD和ATE的接口

研究了测试开发系统中ＣＡＤ逻辑模拟验证结果向ＡＴＥ的移植问题，提出并采用了元测试语言的策略。把ＰＡＮＤＡ工作站的模拟验证结果转换成元测试语言的图形格式，并把转换后的数据以时序波形的形式显示。     

基于93000 ATE的高速高分辨率ADC动态参数测试

基于Verigy 93000 ATE,采用外挂高性能晶振和射频信号源的测试方案,实现了11位分辨率AD80141最高400 MHz输入信号的测试。结果表明,输入信号为140 MHz以下时,SNR测试值与目标值相差不到1 dB;输入信号为300 MHz、400 MHz时,SNR测试值分别达到59.46dB和57.03 dB。     

基于V93000 ATE性能测试方法的实现

针对SoC芯片ATE性能测试进行了研究,分析芯片性能测试的关键参数和典型测试类型（内部模块性能测试和接口数据流性能测试）。基于这两种测试类型,以“Date Rate”性能测试为例,分别进行了测试方法的实现。内部模块性能测试的实现,通过指示信号输出性能测试开始和结束波形,采用逆向思维通过“ERCT”获取代表性能运行时间的“Fail Cycle”数,然后对性能时间进行计算来获得性能测试值。接口数据流性能测试的实现,主要通过“Digital Capture”捕获接口数据,然后对接口数据进行处理和计算来获得性能测试值。上述性能测试方法及原理,在ATE测试应用中具有通用性,对于相同或相似的基于时间参数的芯片性能测试具有参考作用。     

数字集成电路测试探讨

结合具体例子,介绍数字集成电路的测试方法。     

大型集成电路ATE系统面临挑战

ATE测试系统进展缓慢集成电路曾使用小规模、中规模、大规模和超大规模来形容其集成度,现在发展到芯片系统,起码集成百万以上的晶体管,堪称超级超大规模集成电路了。芯片系统不但只有逻辑电路,还有存储器和模拟电路。总之,它是一个名副其实可独立运行的小系统,例如数字相     

集成电路动态老化新技术的实施

在集成电路的可靠性评估试验中,动态老化项目是最重要的试验之一。文章提出了利用新技术对集成电路进行动态老化测试的全新方法,该新方法可以对老化线路板的关键电路信息和老化环境进行多路全面测试的监控,全面提高监控范围,及时发现老化过程中的工作异常,并减少人工,提高评估试验的可靠性,和其他方法相比有独特的优势。文中在技术上就集成电路具体实施动态老化试验过程中的技术细节和功能的实现进行探讨,分析和介绍老化技术中老化信号的生成和加载方法以及实时监控、数据采集方案。     

基于ATE的电源芯片Multi-Site测试设计与实现

介绍了电源芯片的多Site测试设计与实现。基于CTA8280测试系统,通过对芯片CP(晶圆测试)要求进行分析,设计了8 Site测试电路外围,能够实现对晶圆进行8 Die并行测试。测试结果显示,该方案能够有效提升该电源芯片的测试效率,降低测试成本。     

交联聚乙烯绝缘电力电缆耐压试验方法

简述了交联聚乙烯(XLPE)绝缘电缆直流耐压试验的缺点及交流耐压试验的必要性。重点介绍了交流串联谐振的试验原理及试验配置,并举例说明。此外还就试验注意事项进行相关说明。     

The Role of Test Protocols in Automated Test Generation for Embedded-Core-Based System ICs

Modular testing is an attractive approach to testing large system ICs, especially if they are built from pre-designed reusable embedded cores. This paper describes an automated modular test development approach. The basis of this approach is that a core or module test is dissected into a test protocol and a test pattern list. A test protocol describes in detail how to apply one test pattern to the core, while abstracting from the specific test pattern stimulus and response values. Subsequent automation tasks, such as the expansion from core-level tests to system-chip-level tests and test scheduling, all work on test protocols, thereby greatly reducing the amount of compute time and data involved. Finally, an SOC-level test is assembled from the expanded and scheduled test protocols and the (so far untouched) test patterns. This paper describes and formalizes the notion of test protocols and the algorithms for test protocol expansion and scheduling. A running example is featured throughout the paper. We also elaborate on the industrial usage of the concepts described.     

一种3D堆叠集成电路中间绑定测试时间优化方案

中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势.     

A Versatile Mixed-Signal Pin Approach for Cost-Effective Test of Automotive ICs

The versatile mixed-signal pin called VPIN contains several functional blocks like vector memory,ATE pin controller, driver, comparator, load, andPMU per channel.     

A Versatile Mixed-Signal Pin Approach for Cost-Effective Test of Automotive ICs

Integrated circuits (ICs) intended for increasingly sophisticated automotive applications bring unique test demands. Advanced ICs for applications such as highly integrated automatic braking system (ABS) and airbag controllers combine high voltage digital channels, significant VI demands and precise timing capability. Along with continued missioncritical reliability concerns, the trend toward higher voltage operation and increased device integration requires specialized test capabilities able to extend across the wide operating ranges found in automotive applications. Among these capabilities, automotive test requirements increasingly dictate a need for a cost-effective versatile mixed-signal pin electronics with very high data rates reaching up to 50MHz with a voltage swing of-2 V to +28 V.     

基于微型计算机的高压交流参数自动测试系统

长期以来,数字高压集成电路的交流参数测试是一项比较难实现的工作,传统ATE设备往往不能实现60 V以上的交流参数的测试。讨论了基于微型计算机的高压交流参数自动测试系统的开发,通过软硬件的设计,提供了一种高压交流参数的生产测试方案,详细阐述了软件和硬件的设计思路和方法。目前该测试系统已大量用于高压集成电路的测试,系统采用直接明了的图形化编程方式,具有较强扩展性,成本低廉、实用性强。     

数字IC边界扫描互连故障诊断新方法

介绍了支持JTAG标准的数字集成电路(IC)芯片结构、故障测试模式和运用边界扫描故障测试的原理.实验中分析了数字IC互连故障类型、一般故障诊断流程和互连故障的测试方法,提出了采用无误判抗混淆算法的IC边界扫描互连故障诊断法.通过两块Xilinx 9572 pc84芯片互连电路板进行了实验验证,结果表明,该方法对板级互连故障测试具有定位准确、检测效率高、可靠性高及易于实现的技术优势.