共查询到10条相似文献,搜索用时 31 毫秒
1.
为应对集成电路工艺特征尺寸不断减小的趋势对高性能模拟电路构成的挑战,提出一种适用于数字音频系统的具有高精度、低电压、低功耗特点的开关电容delta-sigma调制器。器件采用2阶3位量化器结构,依靠运算放大器中的两级结构和Class-AB输出级提高低电压应用条件下的增益以及输出摆幅,同时降低整体电路的功耗。后端采用DWA算法模块降低多位DAC失配误差对系统系能的影响。采用0.13μm CMOS工艺实现器件的制造。经实验测试,在8kHz信号带宽范围内,调制器实现了88dB的动态范围和81dB的峰值信噪失真比,满足实际使用中的性能要求。 相似文献
2.
3.
电路功能与优势图1所示电路是一个20 bit线性、低噪声、精密单极性(+10 V)电压源,所需外部元件的数量极少.AD5790是一款20 bit、无缓冲电压输出DAC,采用最高33 V的双极性电源供电.正基准电压输入范围为5 V~ VDD-2.5V,负基准电压输入范围为VSS+2.5 V~0 V.两路基准电压输入均在片内缓冲,无需外部缓冲.相对精度最大值为±2 LSB,保证工作单调性,微分非线性(DNL)最大值为-1 LSB~+2 LSB. 相似文献
4.
5.
6.
7.
8.
针对传统SAR ADC电容面积大、功耗高的问题,提出一种基于伪C-2C混合结构DAC的10位低功耗SAR ADC。设计基于SMIC 0.18μm CMOS工艺,采用伪C-2C与权重电容混合结构来降低整个DAC所需的单位电容数和ADC的功耗;使用一种新型的单边开关切换策略来降低DAC的非线性,进一步降低功耗。以栅压自举开关作为采样开关来提高电路线性度;通过无预放大动态比较器保持ADC的静态功耗为零,并对传统的动态比较器进行优化,使其在无预放大的情况下具有较小的输入噪声。采用异步时序逻辑使ADC在低功耗的同时保持较高的转换速率。电路在Cadence平台进行仿真验证,仿真结果表明,DAC电容阵列线性度及比较器精度符合ADC应用需求,整体电路实现逐次逼近功能,在7.7MS/s的采样速率下,平均功耗仅为96μW。 相似文献
9.