共查询到20条相似文献,搜索用时 15 毫秒
1.
对集成电路总剂量加固技术的研究进展进行了分析。集成电路技术在材料、器件结构、版图设计及系统结构方面的革新,促进了总剂量加固技术的发展。新的总剂量加固技术提高了集成电路的抗总剂量能力,延长了电子系统在辐射环境下的使用寿命。文中总结了近年来提出的新型的总剂量抗辐射加固技术,如采用Ag-Ge-S、单壁碳纳米管材料(SWCNT)、绝缘体上漏/源(DSOI)器件结构、八边形的门(OCTO)版图、备用偏置三模块冗余(ABTMR)系统等加固方法,显著提高了器件或电子系统的总剂量抗辐射能力。研究结果有助于建立完整的总剂量加固体系,提升抗辐射指标,对促进总剂量加固技术的快速发展具有一定的参考价值。 相似文献
2.
《固体电子学研究与进展》2014,(3)
基于0.13μm部分耗尽绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺线,开发了全套0.13μm抗辐射SOI CMOS工艺的标准单元库。针对深亚微米SOI器件的辐射效应,在电路设计和版图设计上进行了加固,达到了比较好的抗辐射效果。对SOI标准单元库的建库流程的各方面做了比较深入的介绍,通过Hspice仿真验证单元库中加固D触发器(DFF)抗单粒子效应的能力并对不同加固方式的性能开销进行了对比。利用已建立的0.13μm抗辐射SOI CMOS标准单元库设计了测试芯片以验证库的可靠性。 相似文献
3.
介绍了一种回字形抗辐射环栅LDMOS器件。分析了该器件在版图绘制中的结构优势,并结合Sentaurus仿真结果,通过区域划分和类MOS结构拟合阈值电压,给出了该器件的等效宽长比模型和饱和电流模型。在标准商用0.18 μm BCD工艺下流片,测试结果表明,理论模型在一定栅压范围内误差可低于10%。在总剂量测试中,关态泄漏电流随剂量增加变化较小,有一定的抗辐射加固能力。 相似文献
4.
采用抗辐射0.8μm SOI CMOS加固技术,研制了抗辐射SOI CMOS器件和电路。利用Co60γ射线源对器件和电路的总剂量辐射效应进行了研究。对比抗辐射加固工艺前后器件的Id-Vg曲线以及前栅、背栅阈值随辐射总剂量的变化关系,得到1 Mrad(Si)总剂量辐射下器件前栅阈值电压漂移小于0.15 V。最后对加固和非加固的电路静态电流、动态电流、功能随辐射总剂量的变化情况进行了研究,结果表明抗辐射加固工艺制造的电路抗总剂量辐射性能达到500 krad(Si)。 相似文献
5.
辐射效应是电路在太空等领域应用时遇到的首要问题,常常会引起电路出错或失效。为了满足抗辐射电路设计的需求,必须提高电路抗辐射效应的能力。文章分析了辐射效应对器件产生的影响。针对电路在辐射环境中应用时存在的问题,文章从版图抗辐射设计加固的角度出发,介绍了抗总剂量的环形栅、倒比例器件,以及抗单粒子昆倾效应抗辐射版图的设计方法。在电路设计时,通过上述几种版图设计方法的应用,可以提高电路的抗辐射性能,进而提高电路的可靠性。 相似文献
6.
闫旭亮孟丽娅袁祥辉黄友恕吕果林 《半导体技术》2014,(11):861-866
X射线直接成像的CMOS图像传感器由于工作在X射线辐射下,其内部器件会因为辐射效应引起性能恶化,因此需要对器件进行抗辐射加固并研究辐射对器件参数的影响。辐射导致的氧化物陷阱电荷及界面陷阱电荷受到栅氧厚度、偏置电压大小、辐射总剂量以及剂量率等多种因素影响。设计了n型场效应晶体管辐射加固结构版图,用0.5μm CMOS工艺流片,并进行了30 kGy(Si)的总剂量辐照效应实验。实验结果显示,所设计的n型场效应晶体管在辐射之后漏电流有所增加、跨导减小、阈值电压向负向漂移;辐射加固晶体管在漏电流性能上较未加固晶体管更好,在跨导改变和阈值电压漂移上未能表现出其更优的性能。 相似文献
7.
X射线直接成像的CMOS图像传感器由于工作在X射线辐射下,其内部器件会因为辐射效应引起性能恶化,因此需要对器件进行抗辐射加固并研究辐射对器件参数的影响。辐射导致的氧化物陷阱电荷及界面陷阱电荷受到栅氧厚度、偏置电压大小、辐射总剂量以及剂量率等多种因素影响。设计了n型场效应晶体管辐射加固结构版图,用0.5μm CMOS工艺流片,并进行了30 kGy(Si)的总剂量辐照效应实验。实验结果显示,所设计的n型场效应晶体管在辐射之后漏电流有所增加、跨导减小、阈值电压向负向漂移;辐射加固晶体管在漏电流性能上较未加固晶体管更好,在跨导改变和阈值电压漂移上未能表现出其更优的性能。 相似文献
8.
由于在抗辐射加固设计(RHBD)中采用了环形栅的版图结构,由此引发了直栅SPICE仿真验证方法对RHBD不适用的问题.通过分析深亚微米工艺技术下环形栅结构的特性,建立了环形栅的有效栅宽长比算法,同时构建了环形栅的SPICE仿真模型,并针对抗辐射加固设计提出了如何有效地提取版图参数网表的策略,从而解决了传统SPICE仿真验证对RHBD不适用的问题,通过有效的仿真验证,确保电路性能,提高设计的可靠性. 相似文献
9.
10.
11.
12.
基于0.18 μm CMOS工艺开发了浅槽隔离(STI)场区抗总剂量辐射加固技术,采用离子注入技术使STI/衬底界面处的P型硅反型阈值提高,从而增强NMOS器件的抗辐射能力。实验表明,加固NMOS器件在500 krad(Si)剂量点时,阈值电压无明显漂移,漏电流保持在10-12量级,其抗辐射性能明显优于非加固NMOS器件。通过STI场区加固工艺的研究,可有效提高电路的抗总剂量辐射能力,同时避免设计加固造成芯片面积增大的问题。 相似文献
13.
14.
介绍了一种16位D/A转换器抗辐射加固设计和工艺技术。主要从系统结构加固设计、关键单元加固设计和工艺加固技术等方面进行了阐述;重点对BiCMOS加固工艺的器件结构设计原理进行了详细阐述,给出了器件仿真数据和实验结果;最后,对辐照试验进行了分析。采用该加固工艺研制的16位D/A转换器实现了转换速率大于30 MSPS,建立时间小于50 ns,线性误差和微分误差均小于±8 LSB等性能指标;其抗中子辐射水平为5×1013n/cm2,抗γ总剂量辐射水平达5.0×103Gy(Si)。 相似文献
15.
对比研究了总剂量辐射对硅微波功率双极器件、LDMOS器件、VDMOS器件以及常规功率VDMOS和抗辐射加固功率VDMOS器件电性能的影响,并分析了辐射后器件性能变化的原因,为抗辐射加固方法的改进和优化提供了基础。 相似文献
16.
17.
18.
本文在探索半导体器件辐射损伤效应与机理的基础上,研究了通过器件的优化设计达到抗辐射加固性能要求的有效方法.基于0.18μmCMOS工艺条件,利用DVINCI三维器件模拟软件,建立了具有较好抗辐射性能的FD-SOI/MOSFET器件的加固模型,并提出了一种新型有源区裁剪(ARC)的双多晶硅栅结构晶体管.通过模拟辐射环境下器件的工作情况,证明该种结构具有很强的抗总剂量辐射的能力. 相似文献
19.
针对功率器件的抗辐射加固技术,从入射粒子对半导体材料的辐射损伤机理出发,设计了一种-150 V抗辐射P沟道VDMOS器件。该器件采取的抗辐射加固措施有:在颈区的上方形成局部厚场氧化层结构;在N体区进行高剂量离子注入掺杂;在850 ℃低温条件下生长栅氧化层。通过仿真分析和试验进行了验证,该器件在最劣漏偏置条件下抗总剂量达到3 kGy,抗单粒子烧毁和单粒子栅穿的LET值为99.1 MeV·cm2/mg。该器件适用于星用抗辐射DC-DC电源系统。 相似文献
20.
简述了碳纳米管场效应晶体管(CNTFET)中作为沟道材料的碳纳米管的基本辐射效应原理及其在抗辐射领域的优势,总结了近年来CNTFET在辐射效应机理和加固领域的研究进展。介绍了不同辐射条件在碳纳米管材料和不同结构的CNTFET中诱发的位移损伤效应机理,重点介绍了电介质是影响器件总剂量效应的主要因素,辐射环境也是影响器件辐照后性能变化的重要因素,并针对这两点总结了加固方法及器件和电路的设计,对国内外研究中不同结构的电路的抗辐射能力进行评述。最后介绍了器件受单粒子效应影响的机理,对比了碳基晶体管器件和硅基晶体管器件的抗辐射能力,并展望了CNTFET及其电路的未来太空应用发展。 相似文献