MTM反熔丝单元编程特性研究

主要研究了编程参数对MTM反熔丝单元编程特性的影响,包括编程电压、编程电流、编程次数等。结果表明在满足最低编程电压条件下,编程电压的增大对反熔丝编程电阻无显著影响。编程电流对编程电阻的影响较大,编程电流越大,反熔丝编程电阻越小。编程次数的增多可减小编程电阻,但离散性增大。     

MTM反熔丝单元的总剂量效应研究

对单个MTM(Metal-to-Metal)反熔丝单元的总剂量辐照效应进行了研究,模拟可编程器件实际应用环境,通过对不同尺寸、不同状态的MTM反熔丝单元在不同的偏置情况下进行总剂量辐照(总剂量达2 Mrad(Si)),得到MTM反熔丝单元关键参数随总剂量的变化情况。通过实验及数据分析,最终得到结论:MTM反熔丝单元不会因总剂量辐照而发生状态翻转。     

MTM反熔丝单元的辐照特性研究

对MTM反熔丝单元的总剂量辐照特性进行了研究,对未编程和编程后两种状态的反熔丝单元在不同电压偏置条件下进行总剂量辐照(Co~(60)-γ射线),辐照总剂量为2 Mrad(Si)。辐照试验结果显示,未编程状态下的MTM反熔丝单元的电压-电流特性曲线基本保持不变,漏电流变化率小于10%。编程后反熔丝单元的电阻特性保持不变,并且编程电阻大小对辐照试验结果无显著影响。试验结果表明,MTM反熔丝单元的抗总剂量(Co~(60)-γ射线)辐照能力达到2 Mrad(Si)以上。     

用于可编程器件的MTM反熔丝特性研究

基于ONO（Oxide-Nitride-Oxide）和MTM（Metal-to—Metal）反熔丝技术的可编程存储及逻辑器件已经广泛应用于空间技术中。MTM反熔丝以其单元面积小、集成度高、反熔丝电容小和编程后电阻小等优势,更加适合深亚微米集成电路。文章通过制备MTM反熔丝单元,对单元的击穿特性和漏电性能展开研究,给出了反熔丝单元漏电流与单元尺寸的关系,对单元的编程电流和编程后的电阻值关系进行了研究,与文献[1]给出的Ron=Vf/Ip的关系基本一致。     

应用于OTP单元的高可靠性MTM反熔丝特性

主要研究了一种新型MTM反熔丝结构的电特性,未编程反熔丝漏电和击穿以及编程特性,有助于电路的编程电流设计,也为反熔丝击穿和漏电的标准制定提供参考。该研究对电极和温度特性的应用也有十分重要的意义。     

反熔丝型FPGA编程方法的研究

在传统的基于反熔丝可编程逻辑阵列结构的基础上,提出一种新颖的寻址编程方法.该方法通过增加额外的编程支路,减小反熔丝单元被编程后的电阻;编程前,对所有布线通道进行预充电,防止反熔丝单元被误编程.仿真和测试结果表明,与传统的编程方式相比,该方法提高了编程的可靠性.     

用于反熔丝配置芯片的编程和读出电路设计

基于0.18μm 1P6M金属-金属（MTM）反熔丝工艺设计了一种用于FPGA配置芯片的编程和读出电路,提供按位和按字节两种编程方法,提高了编程的灵活性。编程高压电路的从电荷泵采用分布式的布局,提高了编程电压的精度。在读出电路上,读上拉电流和读脉冲宽度可以编程,提高了读出电路的可靠性。数据输出寄存器采用三模冗余的结构,提高了配置芯片的抗辐射性能。     

反熔丝FPGA配置电路的研究

反熔丝FPGA的编程过程是对可编程逻辑模块进行配置的过程,具体过程是利用配置电路对连接在逻辑模块输入、输出端口的反熔丝单元施加高压,将其击穿形成连接通路,从而使得逻辑模块连接在信号线上.位流数据控制配置电路完成反熔丝单元的预充电、寻址、加压以及编程过程.通过控制晶体管的打开和关断及复用编程通道,可以实现不同类型反熔丝的编程,并简化配置电路的设计规模.测试结果表明,配置电路可靠地完成了反熔丝的编程功能.     

反熔丝FPGA布局布线算法研究

介绍了反熔丝FPGA及其布局布线算法的研究现状,讨论了目前最为流行的FPGA布局布线的基本原理与实现方式.针对反熔丝FPGA的结构对布局布线算法进行了改进,并在CAD实验平台上实现了改进算法.为了验证改进算法的性能,提出一种常见结构的反熔丝FPGA,并针对几个典型电路进行布局布线.实验结果表明,改进算法可以提高反熔丝FPGA布局布线的效率以及电路速度.     

用于反熔丝型FPGA的多电平IO端口电路设计

设计了一种用于反熔丝型FPGA的多标准IO端口电路。通过端口电路,可将定义好的外部信号输入到FPGA内部用来实现用户需要的逻辑功能,并且将所需的内部信号输出到外部引脚。端口电路也实现芯片内部工作电平和外部工作电平之间的相互转换,驱动外部芯片,以及实现对电路功能的测试。用户在使用FPGA的过程中,可以根据实际需求来配置以实现不同的电平标准。每一个IO端口可以配置成输入、输出、三态输出或者双向输入输出。     

LDO芯片CP通用测试方法研究

介绍了LDO(线性稳压器)的通用测试方法。基于长川CTA8280测试系统,通过对芯片CP(圆测试)要求进行分析,设计了某款LDO芯片的测试外围,实现了对该LDO芯片功能与性能的测试。该方案能够作为通用测试方法供LDO芯片测试设计参考。     

一种非带隙结构基准源的设计及特性分析

设计了一种非带隙结构的电压基准源,并对该基准源作了电源抑制特性的理论分析。这一设计在Chart-ed0.35μm CMOS工艺条件下流片实现,在3~110°C的温度范围内测试结果达到了17.4ppm/°C的性能。     

高压LDMOS I—V特性宏模型的建立

目前LDMOS已经广泛应用于功率集成电路和微波集成电路中,建立LDMOS的SPICE等效电路变得很重要。以往的模型都是将LDMOS分为线性区和饱和区两段来分析,公式复杂而且计算量大。因此在数值模拟的基础上提出了全导通区域的伏安特性方程,建立了LDMOSI-V特性的宏模型。该模型的特点是参数少,易于提取,得到的SPICE等效电路简单,仿真容易收敛。     

GaAs超突变结变容管的C—V特性和击穿电压

本文假设了一种与外延材料的掺杂分布比较接近的杂质浓度分布函数,导出了超突变结的电容—电压(C—V)特性以及容—压斜率指数与外加电压(γ—V)关系的计算公式,并计算了GaAs超突变结的雪崩击穿电压V_B.给出了C—V、γ—V和V_B的计算结果.     

高压大功率IGBT驱动模块的技术特点

IGBT驱动模块对IGBT的功耗和可靠性会产生重要影响，对大功率IGBT驱动模块的技术特点作了详细的分析，列出了设计的关键点，并介绍了大功率IGBT驱动模块的技术发展趋势。     

具有高压互连线的多区双RESURF LDMOS击穿特性

对600V以上级具有高压互连线的多区双RESURF LDMOS击穿特性进行了实验研究,并对器件进行了二维、三维仿真分析.利用多区P-top降场层的结终端扩展作用以及圆形结构曲率效应的影响,增强具有高压互连线的横向高压器件漂移区耗尽,从而降低高压互连线对器件耐压的影响.实验与仿真结果表明,器件的击穿电压随着互连线宽度的减小而增加,并与P-top降场层浓度存在强的依赖关系,三维仿真结果与实验结果较吻合,而二维仿真并不能较好反映具有高压互连线的高压器件击穿特性.在不增加掩模版数、采用额外工艺步骤的条件下,具有30μm高压互连线宽度的多区双RESURF LDMOS击穿电压实验值为640V.所设计的高压互连器件结构可用于电平位移、高压结隔离终端,满足高压领域的电路设计需要.