X波段单片集成低噪声接收子系统

报道一种新型 X波段 0 .2 5 μm PHEMT全单片集成低噪声子系统。该子系统由开关衰减电路、采样检波电路和低噪声放大器三部分组成。开关插入损耗仅 0 .5 d B,放大器噪声系数小于 1 .5 d B。当开关控制电压为-2 V,输入电平 <-7d Bm时 ,此系统相当于一个低噪声放大器。在 8.5～ 1 0 .5 GHz频率内 ,整个系统增益大于2 4d B,噪声系数小于 2 .0 d B,输入输出 VSWR<1 .5 ;但当输入电平 >-7d Bm时 ,采样检波电路开始工作 ,打开主放大器前的开关衰减器 ,限制输入功率进入 LNA。输入功率越大 ,反射越大。在开关控制电压为 +2 V时 ,无论输入功率多大 ,开关关闭通道     

基于GaAs HBT工艺的3.8GHz带宽4GS/s 4bit超高速ADC

报道了一种4GS/s 4bit超宽带（UWB）模数转换器（ADC）芯片,采用1.4um发射级宽度、2层金属布线的InGaP/GaAs HBT工艺实现。该芯片采用折叠内插架构来最小化其面积和电路规模。为了消除折叠内插电路中的偶发错误码,该ADC采用了一种新颖的比特同步电路。实测结果表明,其在4GS/s采样率下具有3.8GHz的模拟带宽和2.6GHz的有效精度带宽（ERBW）,在2.6GHz输入带宽内ADC的有效位数大于3.4bit,在4GHz输入带宽内有效位大于3bit。在6.001GHz输入并将输入功率提高4dB后,有效位仍然高达3.49bit,表明该ADC可采样的频率范围包含从第一到第三奈奎斯特区（DC~6GHz）。该芯片的DNL和INL在4GS/s下均小于±0.15LSB,总面积为1.45×1.45 mm2,总功耗为1.98W。     

一种二极管桥式跟踪保持电路设计

设计了一种基于二极管桥的两级全差分跟踪保持电路,两级模块由独立的时钟控制,可以各自工作在跟踪模式。芯片采用1μm GaAs HBT工艺实现,芯片大小为1.8mm×2mm,功耗2.75W。经测试,电路可以工作在1GS/s采样速率下,单端输入峰峰值250mV信号时采样带宽超过7GHz;单端输入峰峰值250mV,DC-2GHz信号时,电路具有8bit有效位。     

一种40 GSa/s超宽带采样保持电路

基于0.7μm的InP双异质结双极晶体管（DHBT）工艺设计了一种超高速宽带采样保持电路。输入缓冲器采用Cherry-Hooper结构有效提升了电路的增益和带宽。时钟缓冲器采用多级Cascode结构提升时钟信号的带宽。芯片面积1.40 mm×0.98 mm，总功耗小于1.1 W。测试结果表明：电路可以在40 GSa/s采样速率下正常工作。电路的-3 dB带宽在采样态为24 GHz，在采样保持态为19 GHz。在采样保持态，当输入4 GHz、-6 dBm信号时，电路的总谐波失真（THD）低于-41.5 dBc，有效位数（ENOB）相当于6.6。时域测试波形在本文也有呈现。     

毫米波倍频上变频功放组件

该组件是将输入信号 (1 5 GHz,1 0 d Bm)倍频至 3 0 GHz,与本振信号 (5 GHz,1 0 d Bm)上变频到 3 5 GHz,然后进行功率放大输出。其倍频部分采用 Ga As PHEMT有源倍频并进行放大 ,混频电路采用 Ga As二极管的双平衡混频 ,滤波放大后由 8mm波导输出。最终结果为输出频率为 3 5 GHz,输出功率为 1 7d Bm,谐波抑制度大于 40 d BC,偏离中心频率± 2 0 0 MHz带宽内 ,幅度不平坦度小于 1 .5 d B。整个组件尺寸仅为 60 mm×2 2 mm× 1 5 mm。     

InGaP/GaAs HBT微波功率放大器的设计

采用模拟退火算法提取出异质结双极晶体管器件的大信号Gum mel- Poon模型参数,利用所提取出的模型参数设计出具有很低静态功耗的190 0 MHz两级AB类功率放大器.该功放的功率增益为2 6 d B,1d B压缩点输出功率为2 8d Bm,对应的功率附加效率和邻近信道功率比分别为38.8%、- 30 .5 d Bc,1d B压缩点处的各阶谐波功率均小于- 4 0 d Bc.     

基于SiGe BiCMOS工艺的8GS/s采样保持电路

为实现数字通信对高速模数转换器的要求,基于0.18μm SiGe BiCMOS工艺提出了一款8 GS/s采样率、6 bit的采样保持电路。电路采用全差分开环结构,利用射极跟随型采样开关实现了电路高采样率。采样开关中采用晶体管线性补偿技术,有效地提高了采样保持电路的线性度。输出缓冲电路采用级联结构实现高线性度,并提高了电路的驱动能力。测试结果发现,在采样模式下单端输入信号频率4 GHz、采样时钟频率8 GHz条件下,有效位数为5.4 bit,无杂散动态范围为37.6 dB,总谐波失真为37.5 dB,总功耗为450 mW,芯片尺寸为0.68 mm×0.68 mm。     

19WC-波段MMIC多芯片合成功率放大器

报告了一个两级 C-波段功率单片电路的设计、制作和性能 ,该单片电路包括完全的输入端和级间匹配 ,输出端的匹配在芯片外实现 ,该放大器在 5.2～ 5.8GHz带内连续波工作 ,输出功率大于 36.6d Bm,功率增益大于 18.6d B,功率附加效率 34 % ,4芯片合成的功率放大器在 4 .7～ 5.3GHz带内 ,输出功率大于 4 2 .8d Bm( 19.0 W) ,功率增益大于 18.8d B,典型的功率附加效率为 34 %。     

4位5GS/s 0.18μm CMOS并行A/D转换器

基于0.18 μm CMOS工艺,设计了一种最大采样速率为5 GS/s的4位全并行模数转换器.设计中,为了提高模数转换器的采样速度,采用三种技术相结合:1)比较电路与解码电路都采用流水线的工作方式;2)在比较器中使用电感技术,提高比较器的转换速度;3)使模拟电路和数字电路都工作在低摆幅的工作状态,在提高速度的同时,降低了电路的功耗.为了提高电路的信噪比,采用全差分输入输出方式和低摆幅时钟控制,并在解码器中先将温度计码转换成格林码,再将格林码转换成二进制码,有效地抑制了由比较电路产生的亚稳定性.仿真结果表明,在输入信号为102.539 MHz、5 GS/s采样率下,设计的电路有效比特数达3.74位,积分非线性和微分非线性分别小于0.255 LSB和0.171 LSB,功耗小于65 mW.     

万兆以太网物理层全集成单片锁相环电路

给出了一个采用 0 .2μm Ga As PHEMT工艺实现的单片集成高速锁相环电路。芯片采用差分电感电容谐振式负跨导压控振荡器 ,总面积为 0 .9mm× 0 .7mm。采用 3.3V单电源供电 ,测得芯片总功耗为 2 83m W,输出功率约 - 1 1 d Bm,中心频率 7.2 GHz,锁定范围为± 30 0MHz。环路锁定在 7.2 GHz时 ,输出信号的峰 -峰抖动约 5 .6ps,在 5 0 k Hz频偏处的单边带相位噪声为 - 94d Bc/Hz。本锁相环电路经适当修改可应用于万兆以太网物理层 IEEE80 2 .3ae1 0 GBASE- R或 1 0 GBASE- W时钟恢复电路。