用于Sigma—DeltaADC的数字抽取滤波器研究

该文提出了一种对数字抽取滤波器的参数进行自动优化设计的方案。针对降低数字抽取滤波器的面积和功耗,对确定合适的CIC抽取滤波器的级联数目和抽取因子以及半带滤波器的级联数目和阶数进行了讨论和分析。采用上述方案,实现了一个256倍的降频,输入信号采样频率为512kHz,输出信号频率为2kHz,输出信号的信噪比（SNR）为110dB的数字抽取滤波器。最后用Simulink软件进行了仿真验证。     

数字下变频的抽取滤波器级联技术研究

研究了CIC滤波器和半带滤波器的级联使用问题,并用Matlab对两种滤波器级联使用于软件无线电接收机中的抽取滤波进行了仿真,同时将加性高斯白噪声也置入仿真过程。仿真结果表明,抽取滤波级联可以较好地解决大比率抽取问题,具有抗混叠、抑制谐波、抑制噪声和降低采样率四大功能。     

适用于Sigma-Delta ADC的多抽取率数字滤波器设计

采用标准0.18 μm工艺,设计了一种能改变抽取率并且适应不同信号带宽的应用于Sigma-Delta模数转换器的数字抽取滤波器.该滤波器采用多级抽取,由级联积分梳状滤波器、补偿滤波器和半带滤波器组成.实现的数字滤波器抽取率可以在64、128、256、512中变化,并且补偿滤波器和半带滤波器的带宽可调整.滤波器版图尺寸0...     

改进的抽取滤波器设计

在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种结构的4阶32倍降采样数字滤波器在Stratix Ⅱ系列2S30 FPGA芯片中实现。经过测试,耗费的硬件资源比传统Hogenauer结构滤波器减少11%。     

基于CIC抽取滤波器的谐波分析算法

为消除非同步采样引起的频谱泄漏,提高电网信号的谐波分析精度,提出了基于级联积分梳状(CIC)抽取滤波器的谐波分析算法。在前端AD过采样的情况下,该算法采用逆向搜索的方法实现非同步采样数据的整周期截断,用基于CIC抽取滤波器变频的方法实现信号采样频率与信号基波频率同步,通过快速傅立叶变换(FFT)得到信号频谱,计算基波及各次谐波的幅值和相位。仿真实验结果及误差分析表明,相对于常规的分析方法,该算法具有较高的测量精度。该算法对于非稳态周期信号的谐波分析只需单周期采样,简单易实现,是一种有效的测量方法。     

数字下变频中抽取滤波器的设计及FPGA实现

针对软件无线电接收机数字下变频中高速数字信号的降采样需求,利用半带滤波器及级联积分梳状滤波器,设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后,利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明,该抽取滤波器设计是有效的,达到了设计指标。     

一种新型的抽取滤波器设计

文章基于面积和功耗方面考虑提出了一种低功耗多相变级数非递归梳状滤波器结构,这种滤波器适合高阶过采样sigmadeltaA/D转换器。抽取滤波器采用Top-down方法设计,用0.6-μmCMOS标准单元实现,相比同样速度下的标准的非递归结构抽取滤波器节省了约1/3面积和功耗。     

带余弦预滤波和补偿滤波的抽取滤波器

提出在CIC加级联余弦预滤波器后增加补偿滤波器,补偿它们的通带降落.并且根据功耗的估算公式,采用不同阶数的余弦预滤波器组合的方式,将低阶余弦预滤波器往前放,高阶余弦预滤波器往后放,减小了功耗的增加.数值实验说明了这种方式减小量化噪声有明显效果,并且引起功耗的增加也不大.最后通过实验结果优化出一个配置,此配置的量化噪声有大幅度减小,而且功耗增加非常小.     

基于数字化接收机的补偿滤波器设计

阐述了数字化接收机中需要设计的CIC滤波器,分析用于设计补偿滤波器的基于切比雪夫逼近准则的FIR数字滤波器设计方法,给出了根据Remez算法设计的补偿滤波器.仿真实验表明,该补偿滤波器在改善CIC滤波器固有的通带衰减问题上的有效性.     

强震观测系统中数字抽取滤波器的实现研究

为了提高六自由度强震观测系统的集成度以及可靠性,并降低它的系统成本,用现场可编程门阵列(FPGA)芯片取代六自由度强震观测系统内的∑-Δ型A/D转换器组件中的有限冲击响应(FIR)抽取滤波器芯片CS5322。根据FPGA芯片的特点,FIR数字抽取滤波器采用分布式算法来实现,这种方法实现的基础是查找表。同时,采用部分表结构实现的分布式算法大大降低了对FPGA芯片内部系统资源的占用。用这种方法,分别设计了芯片CS5322中三级FIR抽取滤波器,并且,在1片低成本EP1C12芯片中集成了8片CS5322的功能,完成了设计目标。     

数字温度传感器中低功耗数字滤波器设计

设计了一种应用于数字温度传感器的低功耗CIC(Cascade-Integrated-Comb)抽取滤波器。在功能上,控制滤波器单次转换和抽取倍数可变;在架构上,采用非递归和多相分解的方式分六级实现CIC滤波器。通过利用不同相位的时钟控制多相分解的各个通道数据传输,避免产生多相分解控制逻辑电路。采用同步和异步分频相结合的技术产生时钟分频电路,减少分频电路的复杂性。使用资源共享技术及将乘法运算转换为移位相加运算,能够减少多相分解引入的系数对电路的影响。经过逻辑综合和功耗分析验证表明:设计的滤波器系统功耗为流水线Hogenauer CIC系统功耗的28.6%,为传统非递归CIC滤波器系统功耗的45%。     

高频信号直接采样系统中的抗混叠滤波器设计

针对实时控制系统中,高频信号直接采样时易出现带内混叠的现象,而影响系统的采样结果和动态性能,采用三阶巴特沃斯滤波器和低噪声超宽带宽差分放大器ADL5562设计出用于高频信号直接采样系统中的抗混叠滤波器。经测试,该电路可有效消除信号混叠现象,系统运行稳定、可靠。     

High speed low area decimation filter for hearing aid application

International Journal of Speech Technology - With the development of more compact and powerful methods of designing a digital logic on a silicon chip, most of the signal processing is being...     

基于CPLD的FIR数字滤波器的设计与仿真

使用查找表作为滤波器的硬件实现算法,采用硬件描述语言(VHDL)和层次化、模块化的设计方法,对整个数字滤波器进行多层次功能模块的划分,完成了各个层次模块的设计,并将所有模块进行组合,设计了并行和串行有限长脉冲响应(FIR)数字滤波器.使用MAX PLUS Ⅱ软件进行各层次功能模块的设计输入、设计处理和校验,用波形编辑器绘制了仿真的时序波形图.将事先编写好的VHDL程序编译后,下载到目标器件上.整个设计过程在计算机上调试,灵活方便,设计周期很短.     

不确定信息的数字滤波器设计及应用

基于传统数字滤波的低通特性 ,存在快速跟踪能力和抗干扰能力之间的矛盾 ,且对突发干扰和测量真值的变动缺乏处理能力。在统计意义下定义不确定信息的支持区间和支持概率后 ,给出了一种特别适合智能仪表的数字滤波算法 ,并通过数据测试分析得出此算法抗干扰能力和快速跟踪能力较优 ,表明其正确、有效。