双通道5 GS/s高速数据采集卡设计

针对高频信号采集有着高采样率高精度的要求,提出了一种双通道5 GS/s高速数据采集卡的设计方案。采集卡使用两片10位5 GS/s的ADC进行双通道采样,采用两片FPGA作为数据采集子板和数据处理母板的控制核心,并利用DDR3存储器及千兆以太网实现数据的存储上传功能。重点研究了基于低抖动高速时钟的ADC高速采样的硬件设计和ADC输出高速数字信号的接收缓存FPGA逻辑。最后对采集卡进行了性能测试,测试结果表明在双通道5 GS/s模式下,两片ADC的静态性能与动态性能良好,有效位达到8. 0以上。     

基于DAC5687的高速多通道信号模拟器设计

高速多通道雷达信号模拟器可以模拟当前战场的复杂电磁环境,对雷达装备的检修、调试具有重要意义.DAC5687是美国TI公司出品的一款双通道、16bit高速数模转换芯片,单通道转换速率为500MSPS,用gf 通信和雷达信号的产生.论文提供了一种基于FPGA和DAC5687的高速多通道信号模拟器的解决方案,并重点研究了单端高速数据传输线的PCB布线及匹配问题.     

高速数字电路PCB设计中的阻抗控制

本文探讨高速数字电路PCB设计中的阻抗控制技术。     

复杂产品协同仿真与设计技术的研究

协同仿真技术可以为复杂产品的研发、设计、创新、评估、管理提供全面支持.文中在分析复杂产品协同仿真的特征、功能及建模过程的基础上,提出基于HLA/WE_RTI的复杂产品协同仿真平台及其体系结构,探讨了基于仿真产品的一体化建模、仿真评估、仿真模型库、协同创新、协同仿真信息等关键技术及实施方法.结合工程实际应用,重视对复杂产品协同仿真关键技术的研究,进一步集成、优化、完善协同仿真平台功能,形成应用技术开发与完善应用的良性持续发展.     

基于PADS2004的高速PCB设计

在高速印刷电路板设计过程中,高速电路设计的仿真显示出越来越重要的地位。本文主要介绍了使用PADS2004/hyperLynx软件进行印刷电路板的仿真,通过对高速信号线进行布局布线前仿真和布局布线后仿真,可以发现和解决信号完整性、串扰、EMC等问题。本文还对高速电路设计中电源层分配、时钟设计进行了讨论。     

基于闭塞区间的高速列车运行时间与节能协同优化方法

提出了一种高速列车运行时间与节能协同优化方法. 针对由动态调度层、优化控制层、跟踪控制层组成的列车运行控制与动态调度一体化结构, 设计了面向动态调度层和优化控制层的列车运行时间调整策略和节能速度位置曲线. 基于高速铁路闭塞区间, 建立了列车 − 区间模型和列车速度曲线节能优化模型. 利用模型预测控制方法对列车区间运行时间进行调整, 优化列车总延误时间; 根据调整后的区间运行时间设计列车运行优化速度位置曲线, 减少列车运行能耗. 仿真算例验证了设计的运行时间与节能协同优化策略的有效性.     

在线协同包装设计虚仿教学平台设计与开发

为了增强学生使用协同设计和虚拟仿真训练教学工具的综合能力,本文提出了一个在线协同包装设计虚仿教学平台的建设方案。该方案对教学平台的整体规划、协同设计、资源库、生产原理与仿真等平台模块提出了具体的建设措施,并应用于包装设计课堂的实际教学。实践的结果表明,本文方案建设的教学平台能够满足师生对于在线协同设计和虚拟仿真训练的学习需求。     

基于DAC0832数/模转换电路的仿真设计

DAC0832数模转换电路是计算机和数字电路使用很广泛的集成电路,但几乎所有的教材及有关的参考书中对其只是作简单工作原理的文字叙述,实训也仅局限于实物电路的搭接,教学手段及其落后.文章对DAC0832数模转换电路仿真作了深入的研究,仿真手段科学合理,仿真结果和理论计算的结果完全一致,是数字电路教学和广大数字电路研究者不...     

基于VHS-ADC的三相整流器高速实时仿真平台的设计

针对目前研究三相电压型SVPWM整流器的仿真不足,提出了基于VHS-ADC高速信号处理系统构建三相电压型SVPWM整流器的高速实时仿真平台,并设计了VHS-ADC平台与主电路的通用接口板。实验验证了接口板设计的正确性,为VHS-ADC硬件在三相整流器回路中实现高速实时仿真奠定了基础,达到了较好的效果。     

高速PCB设计中的两个主要因素

随着集成电路输出开关速度提高以及PCB板密度增加,应该把信号完整性（SI——Signal Integrity）和电源完整性（PI—P0wer Integrity）作为设计高速PCB板的两个主要因素来考虑,并采取有效的控制措施。提出解决方案     

高速数模转换器AD9788在3G数字中频发射机中的应用

给出了一种基于 AD9788的3G 数字中频发射机的实现方案,研究了 AD9788的工作原理,介绍了 AD9788的主要特点及典型应用电路,指出了 AD9788在实际应用中应该注意的问题。     

一种10bit 200MS/s分段式电流舵DAC设计

基于TSMC 0.18μm CMOS工艺,设计一种10 bit采样率为200 MS/s的DAC(数模转换器)。为了提高DAC的整体性能,电路主体采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。电流源开关单元采用了cascode结构(共源共栅)和差分输出结构。另外,采用了一种低交叉点开关驱动电路来提高DAC的动态性能。电路仿真结果显示,在1.8 V电源供电下,DAC的微分非线性误差(DNL)和积分非线性误差(INL)的最大值为0.05 LSB和0.2 LSB。在输出信号频率为0.976 MHz时,DAC的无杂动态范围(SFDR)为81.53 dB。     

A 6-bit 2 GS/s ADC in 65 nm CMOS

A 6-bit 2 GS/s ADC was implemented using a 65 nm digital CMOS technology.The design is based on a single-channel flash ADC architecture,and utilizes interpolating and averaging techniques.A two-stage CML-CMOS high-speed hybrid comparator is designed for optimal speed and power performance.The total power consumption of the converter is 52 mW and the area is 0.24 mm2.The ADC achieves 42.5 dB SFDR and5.2 bit ENOB at input frequency of 123 MHz,and at Nyquist frequency 37.67 dB SFDR and 4.9 bit ENOB.     

基于12位3.6 GS/s模数转换器系列的软件无线电应用

鉴于传统硬件无线电架构的特点和局限性,分析了软件无线电设计中模数转换器的应用要求,介绍了12位千兆级采样转换器的新产品系列以及与之匹配使用的差分放大器和时钟解决方案。     

软硬件协同设计方法的研究

论述了嵌入式系统软硬件协同设计的一般方法，结合CORSAIR、COOL和POLIS 3种有代表性的软硬件协同设计系统，对系统描述、软硬件划分、软硬件协同综合等几个主要设计步骤进行了研究与分析，并提出了新的思路和方法。     

2.5Gb/s 16:1复用器电路设计

本文采用0.18μm CMOS工艺设计了用于2.5Gb/s收发器系统的16:1复用器电路.该电路采用数模混合的方法进行设计,第一级用数字电路实现16:4的复用,第二级用模拟电路实现4:1的复用,从而实现16:1的复用器.该电路采用SMIC0.18μm工艺模型,使用Virtuoso AMS Simulator工具进行了仿真.仿真结果表明,当电源电压为1.8V,温度范围为O~70℃时,电路可以工作在2.5b/s,功耗约为6mW.     

嵌入式系统软/硬件协同设计技术综述

随着微电子技术和计算机技术的飞速发展,嵌入式产品广泛应用于消费电子、智能家电、通信设备等多个领域。介绍了嵌入式系统现状,分析了今后的发展趋势,阐述了传统方法的缺陷,介绍了一个新的设计方法学——SoC(片上系统)嵌入式系统软/硬件协同设计,并较详细分析了支撑该方法学的相关技术。     

2.5 Gb/s光接收机限幅放大器

限幅放大器采用全差分结构,利用有源电感技术和可调节共源共栅结构在1.8伏电源电压下有效地扩展了带宽和提高了增益。限幅放大器在SMIC 0.18μm CMOS工艺下设计完成。增益带宽放大单元采用两级级联,降低了功耗。仿真结果表明限幅放大器具有47dB的差动增益,3GHz带宽,29mW功耗。对于从3.6mVpp到1.2Vpp较宽的输入动态范围,均可保持稳定良好的输出眼图。     

多微机控制的中/高速VVVF电梯

系统地介绍了多微机控制ＶＶＶＦ电梯的各个部分的原理及其相关的硬件回路,叙述了各ＣＰＵ间的协调控制。实践证明这种电梯具有速度快、效率高、舒适性好、可靠性高、节约电能的显著特点。