共查询到20条相似文献,搜索用时 140 毫秒
1.
微机械多晶硅薄膜热敏电阻特性研究 总被引:2,自引:0,他引:2
将1.5 μm CMOS工艺和各向异性腐蚀工艺结合,制作出电阻温度系数为1.1×10- 3·°C- 1的微机械多晶硅薄膜电阻。理论分析了多晶硅薄膜结构对多晶硅薄膜电阻率的影响,对电阻样品的室温电阻、电阻温度系数、电压-电流特性及恒定直流功率负荷下电阻随负荷时间的变化进行了测量和研究 相似文献
2.
3.
以NH3和SiH4为反应源气体,采用射频等离子体增强化学气相沉积(RF-PECVD)法在多晶硅(p-Si)衬底上沉积了一系列SiN薄膜,并利用椭圆偏振测厚仪、超高电阻-微电流计、C-V测试仪对所沉积的薄膜作了相关性能测试.系统分析了沉积温度和射频功率对SiN薄膜的相对介电常数、电学性能及界面特性的影响.分析表明,沉积温度和射频功率主要是通过影响SiN薄膜中的Si/N比影响薄膜的性能,在制备高质量的p-Si TFT栅绝缘层用SiN薄膜方面具有重要的参考价值. 相似文献
4.
利用原子力显微镜、二次离子质谱分析仪和探针,对多晶硅薄膜的高温退火特性进行了实验研究。研究结果表明,多晶硅薄膜退火时出现的第二次反退火阶段,其物理起因是由于注入杂质在薄膜中的再分布;而在更高退火温度下,多晶硅薄膜会出现晶粒再结晶和再结晶弛豫过程,这些过程都会影响多晶硅薄膜的薄层电阻。 相似文献
5.
一、引言多晶硅薄膜在集成电路制造工艺中应用日趋增多,诸如利用多晶硅薄膜制造硅栅、多晶硅薄膜电阻、多晶硅引线、双极性晶体管的发射区等。多晶硅薄膜的激光退火能使其晶粒长大,使杂质电激活,可以提高多晶硅薄膜的电学性能,引起了人们的广泛重视,特别是绝缘衬底上的多晶硅薄膜经激光退火后有可能转变为单晶,给立体大规模集成电路的实现带来希望,吸引了不少活跃在这一研究领域的科学工作者。在半导体激光退火中,激光束的脉冲宽度对激光退火的结果有决定性的影响。微微秒脉冲宽度的激光束能使单晶半导体材料变成非晶材料,毫微秒脉冲宽度的激光束以熔化外延方式再结晶,使离子注入半导体单晶材料的非晶层转变为单晶,毫秒脉冲宽度的激光束(连 相似文献
6.
提出了一种在线提取多晶硅薄膜热扩散系数的简单测量方法,测试结构可随表面器件工艺加工制作,无需附加工艺。通过分析两个长度相同、宽度与厚度相同梁的瞬态冷却特性,获得其冷却时的温度衰减时间常数,便可以提取出表面加工多晶硅薄膜的热扩散系数。给出了瞬态冷却热电分析模型,综合考虑了梁冷却过程中各种散热因素即对流、辐射以及向衬底传热的影响。实验测得的该表面加工多晶硅薄膜热扩散系数是0.165 cm2-s 1(方块电阻是116.25Ω/sq)。该方法能够实现多晶硅薄膜热扩散系数的在线测试。 相似文献
7.
<正> 一、 引言 随着半导体器件向微小型化发展,电路的速度与栅极和互连材料密切相关。目前应用较广的多晶硅栅技术具有自对准形成源漏区、低阈值电压、高温热稳定性好等优点。但多晶硅的电阻率较高,严重影响了电路速度的提高。在多晶硅上生长一层具有高电导率的TiSi_2薄膜取代多晶硅作为栅电极,可以有效地克服多晶硅电阻率高的缺点,提高电路速度。 本实验采用NH_3等离子体增强热退火,使Ti/poly Si固相反应形成TiSi_2,同时表面形成一层很薄的TiN。TiN被证明是一层良好的扩散阻挡层。通过对TiN/TiSi_2复合薄膜的薄层电阻测试和MOS高频C—V测试,证明这种方法是可行的。 相似文献
8.
9.
本文详细研究了退火方式和条件对多晶硅膜结构、电性能以及多晶硅接触薄发射极的发射极电阻的影响。结果表明,1000℃以上热退火对于减小发射极电阻、降低多晶硅膜的电阻率有利;激光退火不但能减小发射极电阻,导致更低的多晶硅膜电阻率,而且还能获得极浅的单晶发射结,在改善薄发射极晶闸管特性方面显示出较大优势。 相似文献
10.
11.
为了研究激光直写技术在制备薄膜铂电阻中的应用,采用激光直写制备了薄膜厚度为2m的铂电阻。探讨了激光直写技术制备薄膜铂电阻的原理,以条形铂电阻为例,研究了激光参量对铂电阻形状的影响,在最优的激光脉冲频率18kHz、激光扫描速率100mm/s的参量下,制备了实际电阻约为0.37的条形薄膜铂电阻,最后检验了薄膜铂电阻的电阻值。结果表明,铂电阻的宽度分别随激光脉冲频率和激光扫描速率的增大而增大;制备的电阻边缘整齐,表面平整,电阻实际值与理论值只有0.8%的相对误差,吻合很好。 相似文献
12.
设计并仿真了频率范围为DC-18GHz,功率负载为20W的微波功率薄膜电阻器,根据仿真结果,采用反应磁控溅射法制备了TaN微波功率薄膜电阻器。仿真结果表明,所设计的薄膜电阻器在DC-18GHz频率范围内,电压驻波比均小于1.2,加载20W微波功率时,薄膜电阻器表面的最高温度为108℃。实验结果表明,所制备的TaN薄膜电阻器在DC-18GHz频率范围内,电压驻波比小于1.25;加载20W直流功率96小时,电阻器的阻值变化小于2%,表面最高温度为105℃;在25-125℃温度范围内电阻器的温度电阻系数为-40ppm/℃。 相似文献
13.
The temperature coefficient of resistance (abbreviated as TCR) of thin film resistors on some sensor chips,such as thermal converters,should be less than several ppm/℃.However,the TCR of reported thin films is larger than 5 ppm/℃.In this paper,Ni24.9Cr72.5Si2.6 films are deposited on silicon dioxide film by DC and RF magnetron sputtering.Then as-deposited films are annealed at 450℃ under different durations in N2 atmosphere. The sheet resistance of thin films with various thickness and annealing time are measured by the four probe resistivity test system at temperature of 20,50,100,150,and 200℃ and then the TCR of thin films are calculated. Experimental results show that the film with the TCR of only-0.86 ppm/℃ can be achieved by RF magnetron sputtering and appropriate annealing conditions. 相似文献
14.
15.
16.
17.
A thermal van der Pauw test structure 总被引:3,自引:0,他引:3
Paul O. Ruther P. Plattner L. Baltes H. 《Semiconductor Manufacturing, IEEE Transactions on》2000,13(2):159-166
A micromachined thermal van der Pauw test structure is reported. Similar in principle to the conventional electrical van der Pauw Greek cross test structures, it enables the in-plane thermal sheet conductivities of thin films to be determined. The microstructure was fabricated using a commercial CMOS application-specific integrated circuit process followed by anisotropic silicon etching. It consists of a cross-shaped sandwich of the dielectric CMOS layers isolated from the bulk silicon by four narrow suspension arms. Integrated polysilicon resistors make it possible to generate controlled amounts of heat power and to measure local temperature changes to determine the thermal response of the structure. The measurement principle exploits the analogy between the two-dimensional (2-D) heat flow in thin film samples and the electrical current pattern in thin film conductors. A thermal sheet resistance of 1.87×105 K/W was extracted from the complete sandwich of the dielectric CMOS layers. This resistance is equivalent to an average in-plane thermal conductivity of the dielectric layer sandwich of κ=1.44 W m-1 K-1. Thermal finite element simulations showed that the radiative heat loss from the structure has a negligible effect on the extracted κ value 相似文献
18.
《Solid-State Circuits, IEEE Journal of》1980,15(6):1070-1076
A 5 V internally temperature regulated voltage reference integrated circuit, which achieves 0.3 ppm//spl deg/C TC over the temperature range -55/spl deg/C to 125/spl deg/C, is described. It is built using a buried zener reference in a dielectrically isolated complementary bipolar process which employs laser trimmed NiCr thin film resistors and a high thermal resistance epoxy die attach. 相似文献
19.