赛灵思ISE~设计套件11.1版为FPGA应用推波助澜

赛灵思公司近日宣布正式推出ISE 设计套件11.1版本（ISE  Design Suite 11.1）。这一FPGA设计解决方案为逻辑、数字信号处理、嵌入式处理以及系统级设计提供了完全可互操作的领域专用设计流程和工具配置。     

ISE 11.1四种工具流程为FPGA多元化应用推波助澜

过去的25年中FPGA已从简单的粘接逻辑发展成为可编程系统的核心。随着高级FPGA架构的不断发展及其复杂程度的不断提高，需要更高级的设计技术和优化的算法来满足人们对更高工作效率、更高性能、更低功耗以及众多新标准的需求。此外，FPGA用户正快速扩展到嵌入式处理、数字信号处理（DSP）以及支持连接功能的高性能逻辑等多个不同领域，他们需要采用不同的方法来完成设计。赛灵思公司针对这种需求推出全新的ISE设计套件11．1版本。     

赛灵思推出ISE 12.3设计套件

支持AXI4接口IP的推出,和即插即用FPGA设计的实现赛灵思公司（Xilinx）宣布推出ISE12.3设计套件,这标志着这个FPGA行业领导者针对片上系统设计的互联功能模块,开始推出满足AMBA4AXI4规范的IP核,以及用于提高生产力的PlanAhead设计和分析控制台．同时还推出了用于降低了Spartan-6 FPGA设计动态功耗的智能时钟门控技术。     

赛灵思推出ISE设计套件新版本——ISE 12

赛灵思公司日前推出ISE(R)软件设计套件最新版本ISE(R)12.ISE设计套件首次利用"智能"时钟门控技术,将动态功耗降低达30%.此外,该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合AMBA 4 A×14规范的IP支持,同时具备第四代部分重配置功能的直观没计流程,可降低多种高性能应用的系统成本.     

赛灵思 推出最新版ISE 13.2设计套件

为Kintex-7和Virtex-7 FPGA提供部分重配置功能,大幅提升工作效率赛灵思公司(Xilinx)宣布推出最新版ISE13.2设计套件,为28nm7系列产品,包括将于近期面世的Virtex-7 VX485T提供支持。同时,最新版本的ISE设计套件将采用堆叠硅片互联技术构建的业界最高密度的Virtex-72000T器件的设计性能提高了25%。最新版ISE软件还     

赛灵思ISE设计套件11．1版本满足多元化的FPGA应用

赛灵思公司（Xilinx）宣布正式推出ISE设计套件11．1版本。这一FPGA设计解决方案在业界率先为逻辑、数字信号处理、嵌入式处理以及系统级设计提供了完全可互操作的领域专用设计流程和工具配置。该新版本为面向多种市场和应用的基于FPGA的片上系统解决方案提供了更简单、更智能的设计方法。赛灵思公司致力于为设计人员提供目标设计平台,而ISE设计套件11．1版本的推出是一个重要的里程碑。     

ISE设计套件11.1:打造业界首个特定用户FPGA设计环境

在当今举步维艰的全球环境中,赛灵思FPGA在片上系统级硬件设计、实施以及修改方面提供的灵活性具有前所未有的重要性,同时也使整个行业、公司与工程师之间实现了更为广泛的交融.在日益严峻的业务挑战以及不断发展的产品要求这两股力量不断的挤压之下,赛灵思客户逐渐认识到必须利用赛灵思FPGA带来的更高可操作性扫除障碍,否则就会造成严重的性能损失、无法忍受的延迟、不断攀升的成本以及无法面对的风险等.总之,FPGA在25年前的问世所掀起的可编程革命已演变成为当今一种可编程技术势在必行的现实.     

赛灵思推出ISE设计套件11．3版本

赛灵思公司日前宣布推出ISE设计套件11．3版本软件，为Virtex-6HXTFPGA设计提供支持。Virtex-6HXT FPGA专为40G／100G有线通信和数据通信而优化，为超高带宽系统的设计人员提供线速超过11Gbps的串行接口技术。ISE设计套件11．3版本的推出，使设计人员得以利用涵盖整个主流、高端以及超高端串行设计应用的所有连接领域内带有串行收发器的FPGA产品。     

赛灵思最新版ISE大幅缩短FPGA设计周期

近日．全球领先的可编程逻辑解决方案提供商赛灵思公司推出业界应用最广泛的集成软件环境设计套件的最新版本ISE 9．1i。新版本专门为满足业界当前面临的主要设计挑战而优化，这些挑战包括时序收敛、设计人员生产力和设计功耗。除了运行速度提高2．5倍以外，ISE 9．1i还新采用了SmartCompile技术，因而可在确保设计中未变更部分实施结果的同时，将硬件实现的速度再提高6倍。ISE 9．1i还优化了其最新65nm Virtex-5平台独特的ExpressFabric技术，可提供比竞争对手的解决方案平均高出30％的性能指标。对于功耗敏感的应用，ISE 9．1i还可将动态功耗平均降低10％。     

赛灵思推出ISE WEBPACK 9．1i设计套件

全球领先的可编程逻辑解决方案提供商赛灵思公司日前宣布推出最新版本、可免费下载的逻辑设计套件——集成软件环境（ISE）WebPACK9．1i，目前用户可立即下载使用。这一新版本包含了使用广泛的赛灵思ISE Foundation软件9.1i版的所有特性，并可对嵌入式、数字信号处理（DSP）和实时调试设计流程进行全面支持。特别值得一提的是，ISEWebPACK 9．1i软件还包括了赛灵思新的Smart Compile技术，因而与此前的版本相比，可将硬件实现速度提高多达6倍，与此同时还可确保设计中未变更部分实施结果。ISEWebPACK9.1i软件还增加了对Spartan-3A系列FPGA所有器件以及部分Virtex-4和Virtex-5FPGA器件的支持。新的功耗优化功能还可帮助设计人员将动态功耗平均降低10％。     

赛灵思推出ISE12．3设计套件进一步优化功耗

赛灵思公司最近宣布推出ISE 12．3设计套件,这标志着这个FPGA行业领导者针对片上系统设计的互联功能模块,开始推出满足AMBA 4AXI4规范的IP核,以及用于提高生产力的PlanAheadTM设计和分析控制台,     

赛灵思推出ISE12.3设计套件支持AX14接口IP的推出,和即插即用FPGA设计的实现

赛灵思公司(Xilinx)宣布推出ISE12.3设计套件,这标志着这个FPGA行业领导者针对片上系统设计的互联功能模块,开始推出满足AMBA 4 AX14规范的IP核,以及用于提高生产力的PlanAhead设计和分析控制台,同时还推出了用于降低了Spartan-6 FPGA设计动态功耗的智能时钟门控技术.     

XILINX推出（ISE）设计套件ISE 8．li以提升FPGA性能

赛灵思公司（Xilinx）今天宣布推出其深受欢迎的集成软件环境（ISE）设计工具套件8．li版，新版本增加了新的ISE Fmax技术，具有增强的物理综合能力，可提高Virtex-4和Spartan-3架构的性能和时序收敛特性。通过使用ISE8．li软件，设计者可将性能提升至比以前ISE版本平均高出10％到37％，与相比，并将使用Virtex-4 FPGA的性能提升至最高可超出竞争解决方案的70％。ISE8．li还对其业界唯一的局部重配置技术进行了增强，可实现更低的成本、更小的尺寸和更低的功耗。     

赛灵思发布新一代Vivado设计套件

赛灵思公司日前公开发布以IP及系统为中心的新一代颠覆性设计环境Vivado设计套件，     

赛灵思新版全功能免费设计套件

赛灵思公司（Xilinx）宣布推出该公司可免费下载的开发系统ISE WebPACK的最新版本ISE WebPACK8．1i。新版本包含了ISE Foundation的所有特性，增加了CoteGenerator、FPGAEditor和对多种仿真器的支持，对嵌入式、DSP和实时调试设计流程提供完全支持。     

赛灵思发布Spartan-6 FPGA和Virtex-6 FPGA DSP开发套件

赛灵思（Xilinx）宣布推出3款新型开发套件,进一步提升数字信号处理开发人员的实力,帮助他们方便地应用FPGA,进而实现最高信号处理性能,成本与功耗优化,并通过协处理技术解决系统瓶颈。     

赛灵思推出Spartan-6 FPGA和Virtex-6 FPGA DSP开发套件

可编程平台厂商赛灵思公司推出3款新型开发套件,进一步提升数字信号处理开发人员的实力,帮助他们方便地应用FPGA,进而实现最高信号处理性能,成本与功耗优化,并通过协处理技术解决系统瓶颈。     

ISE设计套件11．1版本

ISE设计套件11．1版本（ISE Design Suite 11．1）为嵌人式、DSP和逻辑设计人员提供了FPGA设计工具和IP。为更好地满足当前异常多元化的FPGA应用对先进FPGA设计技术的需求,     

赛灵思 推出最新版 ISE13．2 设计套件为Kintex-7和Virtex-7FPGA提供部分重配置功能，大幅提升工作效率

赛灵思公司（Xilinx）宣布推出最新版ISE 13．2设计套件,为28nm7系列产品,包括将于近期面世的Virtex-7 VX485T提供支持。同时,最新版本的ISE设计套件将采用堆叠硅片互联技术构建的业界最高密度的Virtex-7 2000T器件的设计性能提高了25％。最新版ISE软件还增强了PlanAhead设计分析工具的功能．     

赛灵思崭新Vivado设计套件震撼登场

赛灵思公司近日全球公开发布了以IP及系统为中心的新一代颠覆性设计环境Vivado设计套件,主要面向未来十年加速"AllProgrammable"器件的设计生产力。Vivado不仅能加速可编程逻辑和IO的设计速度,而且还可提高可编程系统的集成度和实现速度,让器件能够集成3D堆叠硅片互联技术、ARM