微处理器系统总线及其发展

系统总线必须为各个厂家生产的外围设备提供一种标准、稳定的接口，而且它在很大程度上决定着系统的性能。要满足兼容性、相互操作性、技术独立性和吞吐量这些往往相互矛盾的设计目标，一定要认真考虑总线参数和设计方案。本文对7种微处理器系统总线进行了实例研究。这7种系统总线是：ISA、EISA、MicroChannel、VME、NuBus、FutureBus和PCI。文中讨论了总线协议、吞吐量、同步和异步总线设计、即插即用及多处理机支持，并展望了微处理器系统总线的未来发展。     

基于ARM&CPLD分立器件测试主机总线控制器

本文介绍了一种基于ARM微处理器S3C44B0X和CPLD的分立器件测试主机系统总线控制器,此控制器用在基于总线架构的半导体分立器件测试系统中。在分析了半导体分立器件测试系统的组成、S3C44B0X的总线特点及测试系统对测试主机系统总线性能要求后,通过CPLD的内部逻辑设计和相应的总线操作程序,完成了测试主机系统总线控制器的设计。     

微处理器的技术、市场与发展

三、与微处理器紧密相关的PC技术 微处理器技术需要芯片组技术和系统总线技术的支持与配合才能发挥作用。如果说微处理器是个人电脑的“大脑”的话,那么芯片组就相当于个人电脑的“神经中枢”,系统总线则相当于传送各种信息的“神经”,其重要性并不亚于微处理器。目前用于Pentium级微处理器的430TX芯片组在40美元以下。一个PC系统中有两种工作速度,即微处理器的工作频率和系统总线的工作频率。1998年,芯片组和系统总线突破原有的66MHz达到100MHz,并且支持诸如IEEE1394等先进功能。     

多处理机系统的总线仲裁机构

多处理机系统的总线仲裁机构的设计和使用直接影响系统的效率.本文介绍了多处理机系统的总线仲裁机构的原理及串、并行两种方式的总线仲裁器.分析了总线仲裁机构可能发生的错误动作.最后给出一个系统总线接口的设计实例。     

ARMv4指令集嵌入式微处理器设计

针对当前采用ARMv4指令集的嵌入式微处理器使用冯·诺依曼结构,数据和指令共用一条总线导致数据吞吐量降低的问题,设计了一款新架构微处理器。首先,采用哈佛结构独立的数据总线和指令总线,数据带宽提升一倍;其次,采用单周期32位乘法器,其计算速度是目前嵌入式乘法器计算速度的2倍;此外,利用资源共享,一个乘加器完成6种不同乘法和乘加指令,一个逻辑左移寄存器完成逻辑左移、逻辑右移、算术右移、循环右移4种功能。整个工程在Altera EP4CE30 FPGA芯片上进行物理验证。实验结果表明,通过改进,设计的嵌入式微处理器性能有所提升。     

解决CAN系统总线故障的一种方法

总线故障是CAN系统的一种极大的威胁，本文在介绍了CAN的特点之后，针对总线故障的危害提出了一种解决系统总线故障的方法。     

基于微处理器的SMP硬件系统实现技术

本文详细分析了各种微处理器系统总线的物理连接特性，以及命令，响应和Ｃａｃｈｅ一致性操作，研究了基于微处理器的ＳＭＰ系统的实现技术。     

基于ARM的1553B总线应用

1553B总线是一种应用广泛的高可靠实时总线。本文提出了基于ARM7TDMI内核的32位微处理器和高可靠1553B控制器DDC64843的1553B总线控制器的设计方案。详细介绍了1553B总线的特性、原理及嵌入式系统的设计,并结合实际应用给出了软、硬件的安全性设计。     

航电系统通用总线监控软件的设计与实现

针对传统航电系统总线监控软件功能单一、可扩展性差、重复开发多等问题,提出了一种支持多种总线协议、多通道数据采集的通用总线监控软件的设计与实现方案。通过分层开放式架构与模块化设计,提高了软件的可扩展性与可重用性,为通用性的实现提供保障。在采用多线程动态创建技术保证监控实时性的基础上,结合面向对象与通用总线接口控制文档的设计思想,实现了软件的通用性。     

一种基于AHB总线的高速存储访问机制的设计与实现

系统芯片中的高速IO设备一般需要直接存储访问（DMA）功能的支持，以减轻处理器的负担，提高系统性能和IO性能．考察了片上系统总线和DMA访问机制的特性，设计实现了一种基于AHB总线的高速存储访问机制，采用专门的接口支持以太网络接口与系统主存之间的数据传输．在总线接口的设计中提出了总线访问的优化策略，并给出了一种确定FIFO设计参数的分析方法．实验结果表明，该访问机制提高了数据传输速率，有效地支持系统芯片的网络应用．     

VESA局部总线技术

一、VESA局部总线背景微处理器和应用软件技术一直在迅速稳步向前发展。CPU的主频提高,数据宽度增大及处理能力的增强使得系统的性能迅速提高。而系统总线虽然从XT,AT总线发展到EISA和MCA总线,但仍然不能充分利用CPU的强大处理能力,仍然跟不上软件和CPU的发展速度。大部分时间内,CPU都处于等待状态。特别是,在日益强大的CPU处理能力和存储器容量的支持和激励下,操作系统和应用程度变得越来越复杂,而     

S—100696与IEEE796系统总线性能比较及其与Z8001微处理机的配合

一、绪言微计算机的系统结构采用面向总线的设计后,带来了简化硬软件的设计和系统结构,系统扩充性好,系统更新性好的优点。微计算机的总线可分为三种: 局部总线(或片总线)(local bus):连接微处理机片子,存贮器片子,外围接口片。在电路器件间建立标准通迅接口,如:ZCI总线(Z总线)即属于局部总线。系统内总线(intrasystem bus),简称“系统总线”。是插板级总线。它提供了构成微机系统插件板间的标     

Intel 320工控机存储子系统设计与分析

本文讨论了以MUltibusⅠ（多总线Ⅰ）为系统总线，以RMXⅢ为操作系统的Inte1320工控机存储子系统的设计，并对应用过程中应注意的一些问题进行了分析。     

基于CAN总线的光电经纬仪远程监控系统

本文设计了一种基于CAN总线网络的光电经纬仪与以太网连接的系统方案,在分析原光电经纬仪内部通信协议的基础上设计了一套CAN总线网络通信系统,并进一步实现了CAN网络与Internet的连接,采用MC68HCO5X16微处理器与以太网控制芯片RTL8019AS设计了用于CAN协议与TCP/IP协议相互转换的嵌入式网关,从而实现光电经纬仪的远程监控.     

AMD-K7处理器初露端倪

美商超微在加州圣荷塞市举行的第十一次微处理器论坛上公布了其新一代处理器——K7的技术细节。其间AMD的代理执行总裁与首席技术官S·A-tiq·Raza表示,K7带来了一系列的技术突破,包括2OOMHz的系统总线和更强的浮点运算能力。 作为第七代的设计,K7同样应用了3DNow!技     

突破I／O瓶颈,提高整机性能

计算机设计自始至终都在追求三个传统瓶颈问题的平衡,也就是:处理机执行速度,存储器宽度,I/O吞吐量。近年来,微处理器的执行速度不断上升,而总线,控制器,存贮器发展则较慢。同时,数据库管理,计算机辅助工程设计,软件开发等方面也需要与高性能计算机相匹配的I/O子系统,因此,I/O吞吐量成为日益突出的瓶颈问题,体系结构设计面临的挑战性问题是如何突破I/O瓶颈,保持三者适当平衡,充分发挥整机性能。本文先分析I/O瓶颈产生的背景,然后从微处理器及高速存贮器,磁盘传输,外设接口芯片和专用I/O计算机等方面探讨处理瓶颈,提高吞吐量的技术。     

高级32位机载计算机的研制

空中优势集中控制航空电子设备（ICAAS，The Integrated Cortrol and Avionics for Superiority)是空军高级科研项目，目的是综合来源众多的数据，提高90年代的战斗机飞行员环境感知能力并便利于他们作出处理决定。此项目系统为增强型软件，要求计算资源，在信息吞吐量和存储器方面，优于现用机载计算机性能。为了在其它空军项目中获得最大限度的应用，要采用Ada编写程序并符合国防部（DoD)标准。一种高级323位机载计算机已经问世，它不仅满足ICAAS项目的要求，而且可用于有类似要求的其他项目。这种计算机包含多至四台基于MIPS R－3000精简指令集微处理器的处理机。四处理机配置能够达到大约2000万条指令／秒信息吞吐量（基于VAX11／780）和2．5兆字（32位）的存储器。存储器模块包括存储程序的非易失性可电编程序器件。和读／写中间结果的RAM。R－3000最近已被联合集中航空电子设备工作组（JIAWG，Joint Integrated Avionics working Group)选为两个标准32位体系结构之一，一条高速并行系统总线用于内部处理器间通讯，而两条1553我路传输总线接口用于外部通讯。一种新操作系统也在研制中，它提供应用程序员完全依从的Ada环境－允许软件下载（downloa-ding)、调试和不涉及硬件特性的实时执行控制。本文描述了计算机的研制过程，人们的折衷方案及其逐渐形成的最终结构与特性。     

PCI局部总线

当今大多数PC机的扩充总线采用了ISA总线，这一16位的IBMAT总线仅适用于那些速度很慢的设备。而现在势头正旺的多任务操作系统及在这一系统上开发的多种应用软件，不仅对CPU的速度要求颇乱而且对于硬盘驱动器、显示器及显示卡等系统外设的吞吐量要求更高。所以，ISA总线已成为提高系统效率及功能的瓶颈。计算机系统中速度最高的总线是直接连在微处理器上的局部总线。因此，对于设计者来说，为了满足基于ISA总线的PC机所需的数据吞吐量，最简单的方法就是把高速外设与CPU直接相连，即把诸如图形处理芯片及其他一些外设做在母板上，…     

一种面向嵌入式系统总线的低功耗优化方法

为了解决嵌入式系统设备总线的功耗问题,从软件方面的功耗优化入手,提出一种面向嵌入式系统总线的低功耗优化方法,即在编译阶段,分别对指令地址总线和数据总线进行优化,以减少总线的翻转次数,降低其功耗。具体方法为:针对指令地址总线,采用改进后的遗传算法进行函数段调用优化,然后结合T0编码,减少总线翻转次数,从而降低其功耗。针对指令数据总线,采用粒子群算法进行指令调度优化,然后结合0-1翻转编码,减少总线翻转次数,从而降低其功耗。为了验证上述方法的正确性和有效性,以HR6P系列微处理器为平台展开实验,实验结果表明,总线功耗的优化效率达到25%左右。该方法明显减少了总线的翻转次数,提高了系统的整体性能。     

以微机为中心的工业测量和控制系统——第三讲 总线、工业-PC和STD总线

<正> 一、总线总线是一种公用的信息传输通道。微处理器的总线,是微处理器与其外部环境交换信息的通道。总线的种类很多,支持8位或16位微处理器的总线有:STD、STE、IBM-PC、G-64;支持32位微处理器的总线有:VMEbus、Multibus、Futurebus+、MGA、EISA、NUBUS、Fastbus 及Q-BUS。