一种低功耗双重测试数据压缩方案

随着集成电路制造工艺的发展,VLSI（Very Large Scale Integrated）电路测试面临着测试数据量大和测试功耗过高的问题.对此,本文提出一种基于多级压缩的低功耗测试数据压缩方案.该方案先利用输入精简技术对原测试集进行预处理,以减少测试集中的确定位数量,之后再进行第一级压缩,即对测试向量按多扫描划分为子向量并进行相容压缩,压缩后的测试向量可用更短的码字表示;接着再对测试数据进行低功耗填充,先进行捕获功耗填充,使其达到安全阈值以内,然后再对剩余的无关位进行移位功耗填充;最后对填充后的测试数据进行第二级压缩,即改进游程编码压缩.对ISCAS89基准电路的实验结果表明,本文方案能取得比golomb码、FDR码、EFDR码、9C码、BM码等更高的压缩率,同时还能协同优化测试时的捕获功耗和移位功耗.     

基于变游程编码的测试数据压缩算法

基于IP核的设计思想推动了SOC设计技术的发展,却使SOC的测试数据成几何级数增长.针对这一问题,本文提出了一种有效的测试数据压缩算法——变游程(Variable-Run-Length)编码算法来减少测试数据量、降低测试成本.该算法编码时同时考虑游程0和游程1两种游程,大大减小了测试数据中长度较短游程的数量,提高了编码效率.理论分析和实验数据表明,变游程编码能取得较同类编码算法更高的压缩效率,能够显著减少测试时间、降低测试功耗和测试成本.     

动态向量调整的多扫描链测试数据压缩

 由于多扫描链测试方案能够提高测试进度,更适合大规模集成电路的测试,因此提出了一种应用于多扫描链的测试数据压缩方案.该方案引入循环移位处理模式,动态调整向量,能够保留向量中无关位,增加向量的外延,从而提高向量间的相容性和反向相容性;同时,该方案还能够采用一种有效的参考向量更替技术,进一步提高向量间的相关性,减少编码位数.另外,该方案能够利用已有的移位寄存器,减少不必要的硬件开销.实验结果表明所提方案在保持多扫描链测试优势的前提下能够进一步提高测试数据压缩率,满足确定性测试和混合内建自测试.     

基于物理版图信息的低功耗扫描测试方法

芯片测试模式下功耗过高的情形会极大地降低芯片良率,已经成为越来越严重的问题。针对此问题,本文提出了一种降低测试功耗的设计方法。该方法采用贪婪算法来改变扫描链顺序,同时考虑芯片物理版图中寄存器单元的具体位置,能够实现在不影响测试覆盖率和绕线的前提下,快速有效地降低测试功耗。与已有的多种方法相比,该方法更快速更合理,可以应用于多种芯片的扫描链设计。该方法通过一款实际的电力线载波通信芯片验证,分别将平均功耗和瞬态功耗降至77%和83%。     

基于电路分割的低功耗扫描测试

本文基于电路分割的思想提出了一种低功耗扫描测试方法。该思想主要是将原始电路分成不同的几部分，每个部分能够单独进行扫描测试，通过减少同时被测的扫描寄存器的数量来达到降低测试功耗的目的。实验证明该方法使得扫描测试中的峰值功耗降低了60％，并且通过在电路中加入适当的wrapper结构，有效地解决了由于电路分割造成的故障覆盖率损失。     

一种基于概率分析的扫描链动态功耗模型

文章通过对扫描测试期间扫描链跳变统计分析，建立了基于概率统计的扫描链功耗模型。该模型可以对扫描链的动态功耗进行快速准确的估计。在此基础上，依据扫描单元的置1概率重排扫描链能有效地降低扫描功耗。实验结果表明，这种方法是有效可行的。     

基于低功耗的BIST测试生成结构优化设计

针对内建自测试(Built-In Self-Test,BIST)技术的伪随机测试生成具有测试时间过长,测试功耗过高的缺点,严重影响测试效率等问题,提出一种低功耗测试生成方案,该方案是基于线性反馈移位寄存器(LFSR)设计的一种低功耗测试序列生成结构--LP-TPG(Low Power Test Pattern Generator),由于CMOS电路的测试功耗主要由电路节点的翻转引起,所以对LFSR结构进行改进,在相邻向量间插入向量,这样在保证原序列随机特性的情况下,减少被测电路输入端的跳变,以ISCAS'8585基准电路作为验证对象,组合电路并发故障仿真工具fsim,可得到平均功耗和峰值功耗的降低,从而达到降低功耗的效果.验证结果表明,该设计在保证故障覆盖率的同时,有效地降低了测试功耗,缩短了测试序列的长度,具有一定的实用性.     

基于可重构MUXs网络的低功耗测试数据压缩方法

测试数据和测试功耗是集成电路测试时关注的两个主要问题.为缩减测试数据体积和降低测试功耗,提出了一种基于可重构MUXs网络的低功耗测试数据压缩方法.这种方法在保持压缩率不变的前提下,充分利用MUXs网络中"空闲"的测试通道来降低测试功耗.在降低测试功耗原则的指导下,将一些"有用"的测试通道进行拆分,即将这些"有用"通道驱...     

几种CMOS VLSI的低功耗BIST技术

在分析全扫描内建自测试(BIST)较高测试功耗的基础上,总结出几种CMOS VLSI的低功耗BIST技术方案,包括减少待测电路(CUT)输入端的翻转次数、简化线性反馈移位寄存器(LFSR)结构、部分扫描低功耗BIST方法等.分析结果表明,这些方法不但在保证测试覆盖率的条件下,降低了测试平均功耗和峰值功耗,而且综合应用这几种方法将会使系统功耗指标达到最佳.     

基于RAS结构优化测试时间和数据量的测试方案

大规模高密度的集成电路在测试中遇到了测试数据量大,测试时间长等问题。对此,本文提出了一种带有折叠集的完全测试方案。该方案利用RAS（Random access scan）结构控制经输入精简的扫描单元,先生成若干折叠集检测电路中大部分的故障,然后直接控制扫描单元生成剩余故障的测试向量。本方案生成的折叠集故障检测率高,所需控制数据少。实验数据表明与同类方法相比,本方案能有效减少测试数据量和测试时间。     

数字电路测试程序设计

为了更好地满足生产质量要求,严格测试电路的全部功能及交直流参数是十分必要的。在多年测试实践基础上,文章提出了数字电路测试程序设计的概要。随着集成电路的集成度越来越高,功能更加强大,测试向量越来越大,测试时间也越来越长。为了降低测试成本,Teradyne J750测试系统以测试速度快的特点,顺应测试行业的发展,在行业中得到了广泛的应用。文中以74HC123芯片为例,对于一些数字电路关键测试技术在Teradyne J750测试机上的调试做出了较详细的阐述。     

基于8852的雷达领域可测性技术的探究

雷达领域插件级设计的模块化、软件化、标准化、继承性的推广使得针床测试台的性能价格比得以提高,我们基于美国TERADYNE公司的"Spectrum 8852"自动测试设备,完成了6个品种插件的测试夹具、软件开发.夹具开发的自动化程度高、价格低;软件上运用4种测试理念对插件进行全方位测试,互相覆盖、互相补充,提高了故障覆盖率和准确率,具有推广使用价值.同时也给出了一些我们在开发过程中遇到的、有关可测试性设计考虑的建议.     

Structural Fault Based Specification Reduction for Testing Analog Circuits

Specification reduction can reduce test time, consequently, test cost. In this paper, a methodology to reduce specifications during specification testing for analog circuit is proposed and demonstrated. It starts with first deriving relationships between specifications and parameter variations of the circuit-under-test (CUT) and then reduces specifications by considering bounds of parameter variations. A statistical approach by taking into account of circuit fabrication process fluctuation is also employed and the result shows that the specification reduction depends on the testing confidence. A continuous-time state-variable benchmark filter circuit is applied with this methodology to demonstrate the effectiveness of the approach.     

国外运营商认证测试要求

介绍了不同层面的终端测试,即强制性测试、终端一致性测试和运营商认证测试。对国外运营商认证测试、运营商认证流程以及欧洲和北美运营商的测试要求和测试内容进行了阐述,并给出了一个运营商定义的测试例。     

Performance Comparison of VLV, ULV, and ECR Tests

It has been shown that Very-Low-Voltage and Minimum-Voltage tests can detect defects that escape tests applied at normal voltages. Energy Consumption Ratio test, a recently developed current-based test, has shown its ability to reduce the impact of process variations and detect various types of defects. These tests may be used as supplements to traditional tests to ensure high quality product. In this paper, Very-Low-Voltage, Ultra-Low-Voltage (a modified version of Minimum-Voltage), and Energy Consumption Ratio tests are applied as supplemental tests along with existing traditional tests to a biomedical IC product. The effectiveness and efficiency of these supplemental tests are evaluated and compared with some major traditional tests. The effectiveness analysis indicates that Ultra-Low-Voltage and Energy Consumption Ratio tests identified potentially defective devices from the good devices. The efficiency analysis shows that Energy Consumption Ratio test is much more efficient than Very-Low-Voltage, Ultra-Low-Voltage, and major traditional tests.     

移动智能网中SCP的性能测试

移动智能网建设中,需要对SCP系统的性能进行测试,以保证最终的系统能够符合设计要求.在SCP性能测试中,压力测试和故障切换测试是两个主要方面,本文从测试需求、测试原理、测试方法等方面对这两类测试分别进行了简要的介绍.     

测试接口原理与电源芯片应用案例

基于对IC测试接口原理和系统结构的阐释,具体针对型号为SL431L的电源芯片,提出改进测试电路的方法,电压测试值的波动范围小于3mV。     

浅谈产品的可靠性与可靠性实验

本文对可靠性工程中可靠性和故障的基本概念、可靠性参数指标体系等可靠性相关理论进行了简要介绍,并重点对可靠性试验进行了详细的分类和说明.由于可靠性试验直接影响到产品质量的好坏,因此可靠性试验是产品可靠性工作的重要组成部分.     

Efficient Test Data Compression and Low Power Scan Testing in SoCs

Testing time and power consumption during the testing of SoCs are becoming increasingly important with an increasing volume of test data in intellectual property cores in SoCs. This paper presents a new algorithm to reduce the scan‐in power and test data volume using a modified scan latch reordering algorithm. We apply a scan latch reordering technique to minimize the column hamming distance in scan vectors. During scan latch reordering, the don't‐care inputs in the scan vectors are assigned for low power and high compression. Experimental results for ISCAS 89 benchmark circuits show that reduced test data and low power scan testing can be achieved in all cases.     

Web网站功能及性能测试探析

目前,测试应用正处在新的发展时期,众多软件企业已开始重视测试这个环节。现分析Web网站测试要点,着重介绍了如何设计黑盒测试用例用于网站功能测试,并提出了网站性能测试方案。结果表明,测试方案符合网站实际测试要求。