一种环形栅LDMOS器件的宏模型

提出了一种适用于环形栅LDMOS器件的子电路宏模型。基于对环形栅LDMOS器件结构的分析,将环形栅LDMOS器件分为两个部分,一个是中间的条形栅MOS部分,使用常规的高压MOS模型;另一个是端头部分,为一个圆环形栅极MOS器件,采用了一个单独的模型。基于40 V BCD工艺的N沟道LDMOS器件进行模型提取与验证。结果表明,建立的宏模型具有较强的几何尺寸缩放功能,对于不同尺寸的器件都具有较高的拟合精度,并且模型能够兼容当前主要的商用电路仿真器Hspice和Spectre。     

双栅氧CMOS工艺研究

双栅氧工艺(dual gate oxide)在高压CMOS流程中得到了广泛的应用,此项工艺可以把薄栅氧器件和厚栅氧器件集成在同一个芯片上.文章介绍了常用的两种双栅氧工艺步骤并分析了它们的优劣.在此基础上,提出了一种实现双栅氧工艺的方法.     

一种带氧化槽的双栅LDMOS

提出了一种带氧化槽的双栅体硅LDMOS结构(DGT LDMOS).在漂移区中引入一个氧化槽,在该槽上形成埋栅,同时形成一个槽栅.首先,双栅形成双导电沟道,减小了比导通电阻;其次,氧化槽折叠了漂移区,这不仅调制了电场的分布,而且提高了漂移区的优化浓度,有效提高了击穿电压,降低了比导通电阻.采用二维数值仿真软件MEDICI,对器件参数进行仿真和优化设计.结果表明,相对于普通体硅LDMOS(SG LDMOS),该结构的比导通电阻下降了56.9％,击穿电压提高了82.4％.在相同尺寸和击穿电压下,相对于单槽栅体硅LDMOS(SGT LDMOS),DGT LDMOS的比导通电阻下降了35.4％.     

新型低Cgs射频LDMOS器件设计

为了降低栅源寄生电容Cgs,提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容Cgs的影响,并结合传统的射频LDMOS基本结构对其进行优化设计。结果表明：这种新型结构与传统的射频LDMOS器件结构相比,使得器件的栅源寄生电容最大值降低了15.8%,截止频率提高了7.6%,且器件的阈值电压和击穿电压可以维持不变。     

栅氧击穿机理研究

栅氧击穿不仅和栅氧质量相关,而且受前工序的影响很大。本文介绍了影响栅氧击穿的 因素,如PBL隔离和腐蚀、电容结构。     

一种总剂量辐照加固的双栅LDMOS器件

提出一种600VN型双栅LDMOS新器件结构,能够减小总剂量(TID)辐照导致的阈值电压漂移.与常规600VNLDMOS相比,所提出的双栅由厚栅和薄栅构成,其中薄栅位于p阱的N+有源区上方,厚栅为原器件结构的栅,在受到TID辐照时,薄栅结构可以抑制阈值电压漂移,厚栅结构能保证器件耐压,提高了器件可靠性.利用Sentau...     

RF LDMOS器件仿真与单元设计

RFLDMOS器件在GSM／CDMA移动通讯基站、数字广播电视发射、射频通讯领域应用广泛,RFLDMOS在这些领域中的地位类似于CPU在计算机和互联网领域的核心地位。尤其,RFLDMOS器件对于国防科技和军事通讯领域的意义显得更为突出。对于RFLDMOS器件进行仿真研究是当今半导体领域研制产品常用的方法。这样不但可以节...     

双多晶硅栅SOI MOS器件的研究

采用多晶硅栅全耗尽ＣＭＯＳ／ＳＩＭＯＸ工艺成功研制出多晶硅栅器件,其中Ｎ＋栅ＮＭＯＳ管的阈值电压为０．４５Ｖ,Ｐ＋栅ＰＭＯＳ管的阈值电压为－０．２２Ｖ,在１Ｖ和５Ｖ电源电压下多晶硅栅环振电路的单级门延迟时间分别为１．７ｎｓ和３５０ｐｓ,双多晶硅栅ＳＯＩ技术将是低压集成电路的一种较好选择。     

复合多晶硅栅LDMOS的特性研究

提出了一种应用于射频领域的复合多晶硅栅LDMOS结构(DMG-LDMOS),并给出了工艺实现方法.此结构采用了栅工程的概念,所设计的栅电极由S-栅和D-栅两块电极并列组成,其中,S-栅采用功函数较高的P 多晶硅;D-栅采用功函数较低的n 多晶硅.MEDICI对n沟道DMG-LDMOS和n沟道普通LDMOS的模拟结果表明,该结构能够提高器件的沟道载流子速度,从而增加器件的跨导值,并且该结构在提高器件击穿电压的同时还能提高器件的截止频率.     

复合多晶硅栅LDMOS的设计

提出了一种应用于射频领域的复合多晶硅栅LDMOS结构,并提出了具体的工艺实现方法。此结构采用栅工程的概念,设计的栅由S-gate和D-gate两块并列组成,S-gate用高功函数P型多晶硅材料,D-gate用低功函数N型多晶硅材料。MEDICI模拟结果表明,该结构能够降低沟道末端和漏极附近的最高电场强度,提高器件的跨导和截止频率;同时,还能够提高器件的击穿电压,并减小器件的热载流子效应。     

栅压对LDMOS在异常大电流下工作的影响

研究LDMOS在一次雪崩击穿后的大电流区，栅压对器件内部温度的影响。结果表明，有源区电流密度、功率密度和温度都随正栅压升高而增加，证明LDMOS在栅接地时比栅不接地时具有更好的静电放电能力。     

基于二维电势分布的一种新型复合多晶硅栅LDMOS阈值电压模型

本文提出了一种新型的复合多晶硅栅LDMOS结构.该结构引入栅工程的概念,将LDMOST的栅分为n型多晶硅栅和p型多晶硅栅两部分,从而提高器件电流驱动能力,抑制SCEs(short channel effects )和DIBL(drain-induced barrier lowering).通过求解二维泊松方程建立了复合多晶硅栅LDMOST的二维阈值电压解析模型.模型考虑了LDMOS沟道杂质浓度分布和复合栅功函数差的共同影响,具有较高的精度.与MEDICI数值模拟结果比较后,模型得以验证.     

高k介质SOI LDMOS RTS噪声测试新方法

提出了一种基于智能温控的RTS噪声测试与分析新方法。该方法利用高k栅介质SOI LDMOS边界陷阱特性,首先建立了含有俘获时间常数、发射时间常数以及噪声幅度等参数的RTS噪声模型;然后设计了RTS噪声智能温控测试系统;最后对实测RTS噪声数据进行频谱变换,得到噪声功率谱密度并作分析。实验表明,该测试系统可以有效地获取高k栅介质SOI LDMOS的RTS噪声,具有良好的动态特性,且其本底噪声抑制率较高,较待测信号低两个数量级左右。     

高压LDMOS晶体管宏模型及栅电荷建模方法

针对标准MOSFET的BSIM4模型在高压LDMOS建模及已有LDMOS紧凑模型的不足,提出一种LDMOS宏模型。在本研究中,借助Spectre软件分别对宏模型与BSIM4器件模型进行仿真,并对2种LDMOS器件模型下的CV结果进行对比,验证了宏模型对LDMOS器件模拟的准确性。最后,提出利用栅电荷曲线来进一步修正模型参数的新方法,并通过仿真获得更精确的LDMOS器件模型。该宏模型及栅电荷建模方法对于高压功率集成电路设计及仿真有重要意义。     

一种超低比导通电阻的L型栅漏极LDMOS

提出了一种具有超低比导通电阻的L型栅漏极LDMOS器件。该器件在两个氧化槽中分别制作L型多晶硅槽栅。漏极n型重掺杂区向下延伸,与衬底表面重掺杂的n型埋层相接形成L型漏极。L型栅极不仅可以降低导通电阻,还具有纵向栅场板的特性,可有效改善表面电场分布,提高击穿电压。L型漏极为电流提供了低阻通路,降低了导通电阻。另外,氧化槽折叠漂移区使得在相同耐压下元胞尺寸及导通电阻减小。二维数值模拟软件分析表明,在漂移区长度为0.9 μm时,器件耐压达到83 V,比导通电阻仅为0.13 mΩ·cm²。     

高耐压LDMOS用的高K薄膜湿法刻蚀研究

为了对横向双扩散MOSFET(LDMOS)器件所采用的锆钛酸铅(PZT)高介电常数(高K)薄膜进行微图形化,对湿法刻蚀过程中腐蚀液、光刻、刻蚀等工艺进行了优化研究,发现由BOE+HCl+HNO3+H2O+缓冲剂组成的腐蚀液刻蚀效果较好。刻蚀结果表明,所刻蚀薄膜的厚度约为600nm,最小线条宽度约为3μm,侧蚀比减小到1.07∶1,符合功率器件制备的尺度要求,由此所制备的LDMOS器件耐压提高了近2倍。     

高压LDMOS器件ESD初始失效问题及其优化方向研究

研究了LDMOS在ESD放电过程中的机理及二次触发的现象,通过对LDMOS器件关键尺寸的优化设计与结构的改进,结合器件计算机辅助设计技术(TCAD)仿真、传输线脉冲(TLP)测试以及失效分析(FA)等手段,改善了其初始失效问题。同时大幅提升了LDMOS的ESD泄放能力,并进一步总结了LDMOS器件的ESD性能的优化方向。     

具有高压互连线的多区双RESURF LDMOS击穿特性

对600V以上级具有高压互连线的多区双RESURF LDMOS击穿特性进行了实验研究,并对器件进行了二维、三维仿真分析.利用多区P-top降场层的结终端扩展作用以及圆形结构曲率效应的影响,增强具有高压互连线的横向高压器件漂移区耗尽,从而降低高压互连线对器件耐压的影响.实验与仿真结果表明,器件的击穿电压随着互连线宽度的减小而增加,并与P-top降场层浓度存在强的依赖关系,三维仿真结果与实验结果较吻合,而二维仿真并不能较好反映具有高压互连线的高压器件击穿特性.在不增加掩模版数、采用额外工艺步骤的条件下,具有30μm高压互连线宽度的多区双RESURF LDMOS击穿电压实验值为640V.所设计的高压互连器件结构可用于电平位移、高压结隔离终端,满足高压领域的电路设计需要.