Turbo码译码器的DSP实现

Turbo码以其优越的性能在通信系统中越来越受到人们的重视.由于Turbo码译码算法的复杂性,译码器通常需占用大量的存储空间和较长的运算时间,难以满足实际系统的要求.本文在深入研究Max-Log-MAP译码算法的基础上,对该算法进行了合理优化,提出了一种基于DSP的高效的软件实现方法.基于此方法实现的Turbo码译码器具有较低的误码率和较小的译码时延,在语音通信和数据通信中具有广泛的应用前景.     

基于Turbo码的卫星通信系统仿真研究

介绍了一种基于Turbo码的仿真方法。对Turbo码在卫星通信系统中的应用进行了较为详细的仿真建模和性能分析,设计了Turbo码的编码和译码器部分,并对仿真过程中的关键问题加以分析,通过仿真结果与理论比较,验证了仿真的正确性。     

CDMA2000中的Turbo码的改进

本文提出了第3代移动通信系统CDMA2000标准中采用的Turbo码编码和译码的改进算法。通过Matlab仿真对卷积码和改进后的Turbo码在CDMA2000前向信道中的性能比较分析,证明改进后的Turbo码性能优异并能够通过减少迭代次数从而减轻译码复杂度。     

Inmarsat移动卫星通信系统中Turbo码的应用

在分析Turbo码结构和原理的基础上，介绍了Inmarsat-M4和Inmmarsat-F系统中实现“压缩频带的高速数据(HsD)传输”的核心技术。着重阐述Turbo码多电平调制结合方式、信道状态信息提取、译码算法和实现上有待解决的关键问题。     

Turbo码在电力线通信中的应用研究

在电力线通信(PLC)中采用具有较强纠错能力的Turbo码编译码方案，可以在电力线较为恶劣的通信环境下取得较好的通信质量。文中探讨了Turbo码在电力线通信噪声信道中采用几种不同交织器和分量码的性能，并给出了仿真结果。     

基于FPGA的Turbo码数据传输系统的实现

Turbo码是在低信噪比条件下具有良好纠错性能的信道编码,以与香农限仅差0.7 dB的特征而受到了科学研究者的广泛关注.目前,采用Turbo码实现大量数据的传输已经成为了无线通信传输协议的标配.介绍了Turbo码及其FPGA的实现,深入分析了Turbo码的解码理论与算法.首先,分析了Turbo码的编码流程及特性.其次,介绍了Turbo码的解码流程,并且讨论了在其解码过程中运用的Max Log MAP算法.最后,采用现场可编程逻辑门阵列(FPGA)硬件平台实现Turbo码的实时数据传输系统,并取得了良好的结果.     

Ka频段固定卫星通信Turbo码性能仿真

使用Ka频段是卫星通信系统解决信道拥挤和提高系统容量的有效途径.为了提高Ka频段卫星通信的传输性能,本文在对Ka频段固定卫星通信信道进行分析的基础上,提出了一种适合该信道的Turbo码编译码方案,译码时通过使用修正的信道可靠性常数极大地提高了译码性能.最后,利用Ka固定卫星通信信道模型对该Turbo码方案性能进行了仿真.仿真结果表明,本文采用的Turbo码方案与采用相同码率的卷积码和卷积级联码方案相比,所带来的增益大于1.5 dB.     

基于软件无线电的Turbo码编码通信系统实现

为保障和提高无线信道下的数据传输可靠性和灵活性,基于通用软件无线电外设（USRP）平台设计和实现了以Turbo码作为信道编码方案的通信系统.系统发射机可采用1/2或1/3码率的Turbo码对传输数据进行编码,接收机通过软解调方法和软输入软输出的Max-Log-MAP迭代译码算法获得编码增益.仿真与测试结果表明,采用Turbo码作为编码方案可有效对抗噪声和衰落,降低传输误比特率,进而提高无线通信系统的可靠性.此外,通过文件传输等应用,进一步验证了本系统的可行性.     

基于MIC的Turbo码译码并行加速

Turbo码因具有卓越的纠错能力和接近香农理论极限的性能而受到广泛关注。为了满足译码的实时性需求,利用Intel公司的众核处理器的多核并行处理和迭代运算能力,并结合OpenMP在编译层面可以自动将程序并行化的能力,对Turbo译码的CPU程序进行众核移植和并行化。在保证译码性能的同时,使用折线逼近的Log MAP 算法,并在代码层面进行调整和优化。针对实际卫星信号,采用基于数据的MIC多线程并行处理模式,相比利用CPU进行处理,使用Intel Xeon Phi Coprocessor 7120众核处理器在计算速度上有将近60倍的提升,并且可以实现8路突发信号的实时处理。     

VDE-TER信道中基于先验修正因子的Turbo码译码改进算法

甚高频数据交换系统是国际海事组织主导e 航海战略中的主要通信方式之一。其中,VDE-TER业务根据物理信道特性划分了多种业务逻辑信道。为保证VDE-TER信道传输质量前提下提升数据传输效率,本文在深入分析VDE-TER不同业务逻辑信道下Turbo编译码算法基础上,提出了一种基于先验修正因子的Max-Log-Map改进算法。该算法针对VDE-TER不同业务逻辑信道Turbo编码特性,通过仿真和实际物理信道大样本性能测试,实现了VDE-TER特定逻辑信道的最优修正因子值确定。结果表明,加入修正因子的译码算法与传统译码算法相比,性能提升0.6~0.8 dB增益,为高性能VDES产品研制奠定了理论技术基础。     

ARM架构下Turbo译码时延性能研究

为了适应基于5G的物联网技术的快速发展,以ARM架构作为物联网终端设备的构想具有重要的实际应用意义。但ARM架构能否满足5G物联网终端性能要求仍然不明确,特别是终端对于海量数据的处理时延将直接影响其实际可行性。鉴于此,基于开源的空中接口平台(OAI),本文重点研究了采用ARM架构的Turbo译码时延问题,并与x86架构计算机进行对比。测试结果表明,基于ARM架构的译码延时要比基于x86架构的译码延时长20%～25%,鉴于两种架构性能上的差异,这一延时差距符合预期。     

基于Turbo编码的DMT系统性能分析与仿真

本文提出了一种将Turbo编码与离散多音频超高数字用户线(DMT-VDSL)结合的构架,以解决传统最佳接收机中符号判决带来的译码损失,使其适合高速数字传输系统。该构架利用Turbo码在加性高斯白噪声信道中的出众表现来提高DMT系统性能;同时,将Turbo迭代译码思想引入到联合检测,有机结合信道译码和多用户检测技术,通过迭代交换软MUD及软信道译码间的信息来逼近最优检测。仿真结果表明,该构架拥有优异的性能,并且在2次迭代后就能收敛,减小接收端的延时,提高了系统的有效性。     

基于FPGA的Turbo译码器设计

Turbo码良好的纠错性能为众多研究者所公认,其相关理论和实现技术一直是该领域的研究热点。本文主要围绕如何用FPGA实现Turbo码译码器,介绍了Turbo码迭代译码的硬件实现算法以及流水线译码概念,并利用Altera的Flex10k10芯片实现了该译码器。性能测试实验表明,该基于FPGA实现的译码器最高速率可达到8Mbps,性能相比于理论译码器性能下降控制在0.5dB以内,具有广阔的应用前景。     

基于MAX-Log-MAP算法和DSP芯片的Turbo译码器

Turbo码又称为并行级联卷积码,其重要的特性就是实现了伪随机编码的思想,但要实现译码低误码率却要以降低整个编译码系统的效率和增加延时为代价。因此,本文通过分析Turbo码迭代译码原理和MAX-Log-MAP算法,根据性能要求和可行性考虑,以DSP芯片ADSP-TS101和MAX-Log-MAP译码算法来实现Turbo译码器的设计,实验结果表明,该系统误码率较低、延时性能符合要求,工作稳定。     

改进 YOLOv5s算法的电动车头盔检测研究

针对电动车头盔佩戴检测存在遮挡、车辆密集以及一车多人的复杂场景下出现的漏检、误检问题,在 YOLOv5s 的基 础上,提出了一种应用于电动车头盔佩戴检测的改进算法。设计了一种由递归门控卷积改进的 GBC3 模块,替换网络主干和 特征融合层(feature pyramid networks,FPN)中的 C3 模块,加强邻间特征的空间信息交互,提高网络的特征提取和特征融合 能力;其次在主干和特征融合网络添加无参注意力机制(SimAM), 以调整特征图中不同区域的注意力权重,对重要目标施加 更多关注;最后引入调整超参后的 WIOU 损失函数,优化预测框回归,提高模型的目标定位能力。在自制电动车头盔数据集 上的实验结果表明,改进模型在仅增加较少参数的前提下,其平均精度均值(mAP) 达到97.3%,较 YOLOv5s 提高了3 . 2%, 并且检测速度为87.1fps,改善了误检和漏检的问题,同时仍具有较高的实时性,更适用于电动车驾乘者的头盔佩戴检测。     

一种改进型的可变速率RS码的低延迟译码算法

RS码作为一种高速率的信道编码方法,具有很强的抗突发差错的能力,然而,在应用于无线通信系统中时,需对同一母码设计不同速率的RS码。传统的方法是采取截短的形式和Euclid的译码方法来实现,但这种方法存在着复杂度高和译码延迟长的问题。鉴于此,本文通过对易于硬件实现的Euclid算法进行修正,并通过减少关键方程的实现步骤和改变chien搜索法顺序的方法,来加快译码的速度。仿真结果表明:本文提出的方法在译码复杂度和延迟的问题上有所改进。     

Parallel solution of torn networks

The aptitude of various sparse matrix diakoptic procedures to a solution on parallel processors is analysed. Three orders of parallelism are identified: the first is peculiar to diakoptics and concerns the possibility of concurrently solving the noninteracting subnetworks resulting from the tearing of interconnection lines; the second concerns the algorithm used for the solution of each subnetwork and stems from the possibility of simultaneously carrying out different steps of the solution process at subnetwork level; the third concerns the possibility of performing operations of one or more parallel steps simultaneously.