适用于FPGA的浮点型DSP硬核结构设计

提出一种浮点型数字信号处理器(DSP)硬核结构,在兼容定点数运算的同时,也为浮点数运算提供较好支持。目前各大现场可编程门阵列(FPGA)主流厂商在实现浮点数运算功能时均采用软核实现方式,即将浮点数运算算法映射到芯片上,通过逻辑资源和DSP模块实现。相比于传统方法,提出的硬核结构在不占用FPGA中其他逻辑资源情况下,仅利用DSP模块便能完成浮点数运算。设计中,充分考虑负载和时延影响,插入多级流水线,显著提高浮点数的计算效率。采用中芯国际(MCI)28 nm工艺设计并完成所提出的浮点型DSP硬核结构。仿真结果表明,所提出的硬核结构的单个浮点数加法和乘法效率为0.4 Gflops。     

分布式算法在FIR数字滤波器实现中的应用

文章提出了一种利用FPGA实现FIR数字滤波器的设计方案,在设计过程中应用了分布式算法(DA).FPGA有着规整的内部逻辑阵列和丰富的连线资源,特别适合于数字信号处理任务.分布式算法(DA)是一项重要的FPGA技术,它使得在FPGA中实现FIR滤波器的关键运算--乘加运算,转化为了查找表,大大提高了FIR滤波器的速度.文中给出了VHDL语言编写的程序和仿真波形.     

具有高资源利用率特征的改进型查找表电路结构与优化方法

该文着重研究了FPGA芯片中核心模块基本可编程逻辑单元(BLE)的电路结构与优化设计方法,针对传统4输入查找表(LUT)进行逻辑操作和算术运算时资源利用率低的问题,提出一种融合多路选择器的改进型LUT结构,该结构具有更高面积利用率;同时提出一种对映射后网表进行统计的评估优化方法,可以对综合映射后网表进行重新组合,通过预装箱产生优化后网表;最后,对所提结构进行了实验评估和验证。结果表明：与Intel公司Stratix系列FPGA相比,采用该文所提优化结构,在MCNC电路集和VTR电路集下,资源利用率平均分别提高了10.428% 和 10.433%,有效提升了FPGA的逻辑效能。     

一种基于FPGA的高速短时傅里叶实现

短时傅里叶变换(STFT)由于其算法简单、处理时间短及易于实现等优点,因此其在图像处理、语音分析、信号检测及参数估计等领域获得越来越多应用。通过分析短时傅里叶变换算法原理,设计了一种基于现场可编程逻辑器件(FPGA)的高速短时傅里叶实现结构,该结构充分利用蝶形单元运算特点,在满足时间分辨率及频率分辨率的基础上降低了运算复杂度,并在高速率运行时钟下节省了硬件资源。     

星载SAR实时成像处理器的FPGA实现

本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k*16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求.     

基于FPGA实现实时SAR成像系统设计

根据合成孔径雷达(SAR)成像基本原理,结合当前基于现场可编程门阵列(FPGA)实现数字信号处理的能力,本文对SAR成像系统的FPGA实现方法做了深入探究.该系统设计将SAR成像算法映射到FPGA中进行实现,结合重新时序分布、展开与合并等算法实现技术,同时注重流水线、并行处理等基本设计技巧,极大地提高了SAR成像系统的运算精度和运算速度.通过仿真验证,设计的系统具有实时高性能的特点,可以很好地满足空载实时SAR成像要求.     

采用可编程器件的合成孔径雷达实时成像处理器方位预处理电路的设计与实现

该文讨论了在合成孔径雷达实时成像处理器中,采用子孔径带通滤波成像处理方法的方位预处理的设计,构造了一种用大规模可编程逻辑器件实现方位预处理的电路结构。文中给出了电路应用和实现结果。可以看到,该电路设计具有较高的运算效率、集成度、灵活性与可扩展性。     

一种基于AND-LUT的混合FPGA结构

提出了一种混合FPGA新结构--新颖的AND-LUT阵列结构.其创新之处在于由可编程逻辑簇(Cluster)和相关的连接盒(CB)组成的可编程逻辑单元片(Tile)可以根据应用需要灵活地配置成PLA或LUT,前者较适合于高扇入逻辑,后者较适合于低扇入逻辑.因此,结合两者优点的新颖AND-LUT阵列结构在实现各种输入的用户逻辑时都能保持很好的逻辑利用率.MCNC电路测试结果进一步表明,同一逻辑电路在文中提出的混合FPGA新结构中实现与在基于LUT的对称FPGA结构中实现相比,面积平均可节省46%,因而大大提高了FPGA器件的逻辑利用率.     

一种基于AND-LUT的混合FPGA结构

提出了一种混合FPGA新结构--新颖的AND-LUT阵列结构.其创新之处在于由可编程逻辑簇(Cluster)和相关的连接盒(CB)组成的可编程逻辑单元片(Tile)可以根据应用需要灵活地配置成PLA或LUT,前者较适合于高扇入逻辑,后者较适合于低扇入逻辑.因此,结合两者优点的新颖AND-LUT阵列结构在实现各种输入的用户逻辑时都能保持很好的逻辑利用率.MCNC电路测试结果进一步表明,同一逻辑电路在文中提出的混合FPGA新结构中实现与在基于LUT的对称FPGA结构中实现相比,面积平均可节省46%,因而大大提高了FPGA器件的逻辑利用率.     

中值滤波在红外成像引信中的应用及硬件实现

文中研究了在成像引信中应用中值滤波作为一种非线性的图像处理方法及其实现技术。通过运算、试验证明中值滤波在抑制成像引信扫描图像噪声、克服探测元失效方面起着良好的作用。本文提出了一种逻辑选通模块用于硬件实现元素个数较少的中值滤波,不同于常用实现中值滤波的排序网络,其具有更好的并行性且能够降低硬件资源消耗,通过FPGA 实现后取得了良好的效果。     

Estimation of doppler centroid frequency in spaceborne ScanSAR

Doppler centroid frequency is an essential parameter in the imaging processing of the Scanning mode Synthetic Aperture Radar （ScanSAR）. Inaccurate Doppler centroid frequency will result in ghost images in imaging result. In this letter, the principle and algorithms of Doppler centroid frequency estimation are introduced. Then the echo data of ScanSAR system is analyzed. Based on the algorithms of energy balancing and correlation Doppler estimator in the estimation of Doppler centroid frequency in strip mode SAR, an improved method for Doppler centroid frequency estimation in ScanSAR is proposed. The method has improved the accuracy of Doppler centroid frequency estimation in ScanSAR by zero padding between burst data. Finally, the proposed method is validated with the processing of ENVironment SATellite Advanced Synthetic Aperture Radar （ENVISAT ASAR） wide swath raw data.     

高速多通道CCD图像数据处理与传输系统设计

针对航天光学遥感成像系统输出通道多、输出速率高的特点,提出一种高速、多通道CCD图像数据并行处理与传输系统的设计方案.该方案以FPGA为数据处理和控制核心,采用基于FPGA区域并行处理的数据处理方法,运用FPGA内部块RAM构建高速多通道CCD图像的缓冲区,在存取控制上采取区域缓存和时分复用的策略完成对高速多通道CCD...     

基于MNMP的ScanSAR并行成像系统设计

该文对星载ScanSAR成像并行处理进行了详细的研究。首先,针对ScanSAR成像机制的特殊性,给出了基于传统主-从模式的并行实现流程。根据主-从模式的不足,该文提出了一种基于多节点-多进程的异步并行模式的星载ScanSAR并行处理的技术。实验结果表明,相对于传统的并行处理方法,该文所采用方法的成像时间得到了较好的改善,具有一定的优越性。     

5G低轨卫星两步随机接入方案及其FPGA实现

为了实现低轨卫星通信系统高效率低时延的用户接入,提出了适用于低轨卫星系统的两步随机接入方案,对随机接入信道的数据发送、信道结构、前导码设计以及映射关系进行了设计,并进行了现场可编程门阵列（Field Programmable Gate Array,FPGA)实现。针对传统MAX-LOG-MPA算法FPGA处理时延长的问题,提出了一种节点并行迭代更新的FPGA接收机设计来降低处理时延。仿真结果验证了所设计的信道结构以及FPGA实现的可行性,相比传统接入方式可接入的用户数量更多,同时采用并行节点迭代更新的接收机将迭代处理时延降低为1/6。     

基于FPGA的星载SAR成像信号处理技术

通过现场可编程门阵列(FPGA)设计并实现星载合成孔径雷达(SAR)成像处理,能够完成对多种模式星载SAR回波数据的高速处理。该文搭建的成像处理系统以子孔径极坐标格式算法(PFA)为核心,首先,在精确的多普勒中心频率估计基础上,采用基于尺度变换原理的距离向处理(PCS)与方位向高精度sinc插值级联的算法处理流程实现子孔径数据域重采样,极大地提升了处理精度与运算效率;然后,对各子孔径图像进行辐射校正消除扇贝效应,并采用加权平均算法获得了全孔径拼接图像;最后,基于Sentinel-1卫星实测数据对本系统进行了验证和分析,在系统工作频率200 MHz情况下,能够在5.92 s内实现8 192×8 192像素点的32位单精度浮点成像处理,实测数据成像结果验证了该系统的有效性,从而为实时处理奠定了技术基础。     

基于FPGA的红外焦平面实时图像处理系统

针对红外焦平面阵列(IRFPA)实时图像处理系统中的重要环节——IRFPA的非均匀性校正和红外图像的增强,提出了以FPGA为核心的红外焦平面成像实时处理系统。该系统能够实时完成校正系数的计算、IRFPA非均匀性校正、红外图像的增强及视频合成等功能。在FPGA中采用了并行处理结构和流水线技术,使系统的处理速度高达50M×12 bit/s,特别适用于大面阵、高帧频IRFPA实时图像处理。仅用一片FPGA完成所有的处理功能,使整个系统结构简单、体积小、功耗小,便于小型化。     

基于DSP+FPGA的IRFPA实时图像数字处理系统设计与实现

为改善红外焦平面阵列成像质量,提出了以高速数字信号处理器为核心的红外焦平面实时图像数字处理系统,介绍了红外成像系统的结构并给出了系统的硬件实现框图,对系统工作流程和FPGA的控制逻辑及DSP响应中断实现数据转移及存储进行了分析.按作用划分为8个功能模块,详细讨论了3个功能模块的硬件实现和软件设计.     

高精度红外焦平面成像实时处理系统

介绍了一种实时红外焦平面成像处理系统的原理、结构及特点.系统采用FPGA DSP的结构,由DSP进行非均匀性校正等高层算法,而由FPGA完成系统的时序逻辑设计和图像增强等低层算法.给出了实验结果,验证了本系统能够满足实时红外焦平面成像系统的要求,具有高速、高精度、大容量及灵活性强等特点.     

星载ScanSAR干涉处理研究

星载ScanSAR干涉测量是一种宽测绘带的三维测高模式。该文结合ScanSAR工作原理,研究该模式干涉信号的频谱特点及ScanSAR干涉处理中特有的方位扫描同步;分析ENVISAT卫星ASAR Wide Swath模式单视复图像数据的特点,提出ScanSAR干涉数据处理的具体实现方案,并通过处理真实数据验证该方法的有效性。