为SoC选择适当的IP内核

今天,系统级芯片(SoC)设计师在产品开发中面临的最重要的问题之一,就是如何选择一个知识产权(IP)内核.它能够影响产品的性能和质量,以及上市时间和盈利能力.然而SoC设计师在选择一个内核的时候面临着诸多挑战.他们需要仔细考虑以决定哪种内核对特定的SoC最合适.他们必须决定内核的类型(软内核或是硬内核)、可交付成果的质量、可靠性和IP提供商的承诺等等.本文将就以上每个环节进行讨论,并为如何最好地评估多个相互竞争的IP内核的特性提供一个指导.     

SoC片上总线技术的研究

在SoC设计中,经常会遇到一些问题,包括IP核移植性、设计复用、设计验证,以及公共设计平台的搭建。如何有效地解决这些问题,使得设计SoC系统就像设计微机系统那样方便快捷,这就是片上总线系统提出的目的。本文通过对AMBA, AVALON, OCP,WISHBONE等SoC总线的比较,分析了SoC片上总线技术。     

《半导体技术》半导体市场

IR公布2006财年第三财季业绩；Magma和Tensilica合作推出基于钻石系列标准处理器内核的SoC设计流程；ARM和TSMC签署65nm和45nm技术的物理IP长期协议；飞思卡尔荣获通用汽车年度最佳供应商称号；德州仪器携手Jaluna与Netbricks精彩演绎基于TI局端平台的IP多媒体子系统功能[编者按]     

国际要闻

Cadence Encounter简化了基于钻石系列标准处理器内核的SoC设计Tensilica公司日前宣布与C adence设计系统公司合作,为双方的客户提供了一条从R TL到首次流片可预测的设计途径。Tensilica-Cadence E ncounter从R TL到G D SII的设计方法学简化了基于Tensilica最新钻石系列标准处理器内核的SoC设计的开发。钻石系列标准处理器内核包括了6款从最低32位控制器到业界最高性能的D SP的处理器内核。Tensilica公司还宣布了,它现在是C adence公司O penChoiceIP计划的会员。O penChoice IP计划提高了不同技术间的互操作性,促进了IP核之…     

ACTEL VARICORE设计联盟扩展至国际范围

Actel公司宣布其VariCore设计联盟增加了六名新成员。该联盟计划在全球范围内提供独立专用集成电路(ASIC)设计的培训、认证及支持服务,使用户精通Actel的VariCore~(TM)嵌入式可编程门阵列(EPGATM)知识产权(IP)内核的使用。该计划的目标是为SoC设计师提供所需的背景及专业知识,将嵌入式FPGA集成到复杂的系统级设计中。Actel的VariCore设计联盟将有助于开发者在客户的SoC设计中采用Actel的VariCore EPGA IP,这是基于SRAM的完整嵌入式“软硬件”可编程内核。 继Tality公司后,VariCore设计联盟现又新增了六名成员,使这项计划朝着国际范围扩展。联盟的新成员有意大利的Accent、南非的ASIC Design Services、     

SSIP2011＆OCP—IP国际研讨会在沪召开

“SSIP2011--IP重用技术国际研讨会暨OCP—IP研讨会”于近日在陆家嘴上海国际会议中心召开。本次研讨会由上海硅知识产权交易中心（SSIPEX）以及开放式内核协议国际同盟（OCP—IP）主办,并得到了中国半导体行业协会（CSIA）、上海市经济和信息化委员会（SHEITC）、上海市集成电路行业协会（SICA）以及上海市浦东新区科学技术协会（SPAST）的支持,这也是SSIPEX连续第四年主办IP重用技术国际研讨会,研讨会以“IP：从设计端到制造端的服务”为主题,广邀国际知名半导体厂商、系统整机用户、科研、投资等机构参加。     

快速实现基于AMBA 3AXI协议的设计

基于AMBA 3 AXI协议进行高性能SoC设计的最大障碍是综合IP和验证IP的可用性,以及在最短的时间里有效创建复杂架构的能力。DesignWare针对AMBA 3AXI协议的IP解决方案提供了3个主要的必需组件,包括综合IP、验证IP和使用Synopsys coreAssembler工具的自动化子系统集成方法。这3个组件的结合使设计者减少了花费在下一代基于AMBA 3 AXI协议的高速设计上的设计和验证时间。     

基于OpenRISC1200的语音识别SoC设计

介绍了一种基于OpenRISC1200嵌入式微处理器内核的语音识别片上系统(SoC)的设计方法,以及OpenRISC1200内核和WISHBONE片上总线及其特点,最后利用现场可编程门阵列(FPGA)验证了该语音识别SoC设计的可行性.     

数字对讲机基带SoC中央处理模块的设计

DW8051是兼容MCS-51指令集的8位处理器内核。介绍了基于DW8051的数字对讲机基带SoC中央处理模块的设计。分析了基带SoC的架构以及中央处理模块的职能,设计了一个验证平台检验低端的8051处理器能否满足工作要求,详细讨论了基于DW8051 IP core的中央处理模块的设计方法和验证过程。     

一种可用在基于平台SoC设计中的处理器核OR1200

介绍了片上系统(SoC)的概念以及基于平台的SoC设计方法,分析了一种可适用于基于平台SoC设计方法的32位RISC处理器OR1200的内核.与8051,ARM构架处理器系列、Leon2处理器核比较,OR1200具有通用性强、设计成本低的特点以及优秀的内核可再优化的能力.最后分析和给出了基于OR1200的2个SoC应用设计方案,并提出了一个用于H.264标准的图像压缩内核优化方案.     

SOC中IP核重用技术及其接口模型

SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流.其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(Intellectual Property)重用的方法.本文介绍可重用IP设计方法,以及IP的接口模型,有效的接口可以提高重用率,从而提高SoC的设计效率.0CP(开放核协议)将软件中的分层概念应用到IP核接口,提供一种具有通用结构的接口协议,方便了IP核与系统的集成.     

使用Synopsys的DesignWare(R)IP实现基于AMBA(R) 3 AXITM协议的快速设计

为了在最短时间内成功开发基于AMBA 3 AXI协议的设计,不仅仅需要精通简单设计和单个IP元件,更需要一套广泛的综合实现IP、验证IP以及集成整个SoC子系统的自动化方法.     

简讯

英国ARM公司近日宣布,与CoWare公司签署5年协议,致力于帮助客户缩短基于复杂ARM内核的单片系统(SoC)解决方案设计时间。与Stepmind公司签署了购买ARM946E微处理器内核,用于定制的网络加密项目。日本领先的片上系统供应商之一Oki Electric公司也购买了ARM966E-S微处理器内核及VFP-S矢量浮点协处理器授权,用于汽车产品。Flextronics     

SoC中IP核互连的不同策略

随着集成电路设计复杂度的提高和产品上市时间压力的增大,基于IP核复用的SoC设计已成为一种重要的设计方法。在SoC中集成的IP核越来越多时,IP核的互连策略和方法就成为了影响SoC性能、数据吞吐率等指标的重要因素。本文除了介绍目前流行的总线互连策略,还介绍了正在兴起的片上网络NoC(Network-on-Chip)方法。     

软件/开发工具

支持处理器内核优化实现的标准单元库和存储器套件Synopsys发布其专为支持多种处理器内核的优化实现而设计的套件,以作为Design Ware Duet嵌入式存储器以及逻辑库IP组合的扩展。此次发布的全新Design Ware HPC(高性能内核)设计套件包括一整套高速和高密度存储器实例和标准单元库,它们可使SoC设计师优     

Tensilica与Cadence合作简化基于钻石系列标准处理器内核的SoC设计

Tensilica公司宣布与Cadence合作，为双方的客户提供了一条从RTL到首次流片可预测的设计途径。Tensilica—Cadence Encounter从RTL到GDSH的设计方法学简化了基于Tensilica钻石系列标准处理器内核的SoC设计开发。钻石系列标准处理器内核包括了6款从最低32位控制器到业界最高性能的DSP处理器内核。Tensilica公司还宣布成为Cadence公司Open Choice IP计划的会员。Open Choice IP计划提高了不同技术间的互操作性，促进了IP核之间的协同工作，使Cadence的客户可以获得领先IP核提供商的产品。     

在嵌入式多核集群中利用OCP处理高速缓冲器一致流量

随着处理性能的提升超出了单核系统的频率和功率范围,导致了多核集群的出现.MIPS科技的MIPS32 1004K一致处理系统(CPS)采用开放内核协议(OCP)点对点连接,可在整个集群中建立基于侦听的一致性.本文详细介绍这种通信模型的原理.     

使用Synopsys的DesignWare~IP实现基于AMBA~3 AXI~（TM）协议的快速设计

为了在最短时间内成功开发基于AMBA3AXI协议的设计,不仅仅需要精通简单设计和单个IP元件,更需要一套广泛的综合实现IP、验证IP以及集成整个SoC子系统的自动化方法。AMBA3高级扩展界面（AXI）协议由于大幅度扩展了AMBA2.0片上总线的性能和灵活性,因而具备了更多的优势,同时也增加了设计的复杂度。     

不使用MCU对三线DCP进行控制

今天，系统级芯片（SoC）设计师在产品开发中面临的最重要的问题之一，就是如何选择一个知识产权（IP）内核。它能够影响产品的性能和质量，以及上市时间和盈利能力。然而SoC设计师在选择一个内核的时候面临着诸多挑战。他们需要仔细考虑以决定哪种内核对特定的SoC最合适。他们必须决定内核的类型（软内核或是硬内核）、可交付成果的质量、可靠性和IP提供商的承诺等等。本文将就以上每个环节进行讨论，并为如何最好地评估多个相互竞争的IP内核的特性提供一个指导。     

混合信号系统级芯片仿真

1 SoC设计方法的变革SoC芯片已经由数字SoC全面转向混合信号SoC，混合信号SoC中整合了复杂的数字处理器、存储器、数字逻辑、IP、高性能的模拟和混合信号功能、通讯协议、加解密算法、驱动程序、实时操作系统以及应用程序等。因而混合信号SoC成为真正意义上的系统级芯片。混合信号SoC设计中芯片的仿真和验证将成为芯片设计的关键。基于平台的设计（PBD）理念成为SoC致胜的法宝，基于平台的设计方法在进一步光大TDD和BBD确保设计质量、提升设计生产力的同时更加关注广泛的设计复用以及设计层次化。系统级设计，抽象的设计描述，混…