喷绘机中高速数据传输系统的设计与实现

选取Altera公司Cyclone III系列EP3C40F484作为新型高速数据传输系统控制平台,将DDR2作为FIFO,借助USB3.0中的CYUSB3014,完成FPGA与PC之间的高速图像数据传输。通过软硬件测试,验证了该系统图像数据传输的高速和可靠性。     

基于USB3.0的图像采集系统硬件设计

介绍了一种由USB3.0控制器和CMOS图像传感器组成的图像采集系统的硬件设计;详细论述了CYUSB3014和OV7670的硬件连接方式和工作原理,包括如何利用FIFO芯片缓存一帧图像数据;介绍了系统的固件工作流程,包括CYUSB3014的初始化流程。本系统实现了摄像头采集的视频数据通过USB3.0总线的高速数据传输和在液晶屏上的实时显示。     

基于UVC协议的USB3.0视频采集系统设计

以 MT9 M034作为光电成像元件,CYUSB3014作为主控芯片,通过 GPIF II接口采集 CMOS图像传感器的数据,并为每一帧数据添加 UVC视频数据标头,将其转换为符合 UVC协议标准的视频数据,最后通过 USB3.0接口以乒乓DMA的方式将其传送至PC,实现了免驱动、高速率、高分辨率的UVC视频设备。实验结果表明,该系统运行稳定,传输速率高,更换CMOS图像传感器可以制成不同规格的 UVC视频设备,具有良好的推广价值。     

基于USB3.0的数据传输在数字印刷机中的应用

本文提出以USB3.0为核心的数据传输系统,采用Cypress公司的CYUSB3014控制芯片通过采用同步SlaveFIFO自动(Auto)传输模式,提升了数字喷墨印刷机的数据传输速度、喷绘速度和喷绘精度。     

基于FPGA的高速数据采集系统的设计与实现

为了解决高速数据采集过程中的数据量大、实时性、传输速率等问题,提出了一种基于FPGA的高速数据采集系统的实现方案.该方案以FPGA作为主控芯片,实现模拟信号通道的可控、A/D转换控制、DDRⅡ SDRAM数据缓存、PCI总线数据的传输四个主要功能,系统采用Verilog HDL语言,通过Quartus Ⅱ6.0软件编程来实现IP核的控制,从而实现多个ADC08B200芯片进行数据采集,通过DDRⅡ SDRAM进行数据缓存,将数据通过PCI总线传输到PC机.系统经过PC机的测试软件,能够很好地完成高速数据采集系统的任务要求.     

基于ZYNQ的eMMC雷达数据存储系统设计

为了满足机载雷达数据存储系统对数据存储器大容量、读写速度快的需求,提出一种基于ZYNQ的eMMC雷达数据存储系统设计方案。该系统以ZYNQ-7000系列芯片为主控芯片,通过PL端对接收的雷达数据和GPS数据进行解析和组帧,将乒乓缓存技术与AXI4总线结合后把组帧后的数据传输到PS端的DDR中缓存,然后写入eMMC存储单元,存储完成后进行回读验证数据。实验结果表明,存储数据速度可达到60 MB/s,系统运行稳定,存储数据完整。相比于其他雷达数据存储系统,该系统具有高容量、集成度高、存储速度快的优点。     

金士顿HyperXDDR3—18002GB内存套装

随蓿近期发布的英特尔最新Corei7处理器,对于桌面PC内存的需求已经正式进入DDR3时代。英特尔Corei7965／920处理器分别对应DDR3—1333和DDR3－1066N存规格,可见从数据处理能力和吞吐量上,昔日DDR2内存已经不能满足需要了。     

基于多媒体技术的思想政治教育课程资源整合系统

为解决资源种类划分结果异常,设计基于多媒体技术的思想政治教育课程资源整合系统.选用CYUSB3014芯片作为此次设计系统的主控芯片,并设定信息处理芯片以及外围电路.在此基础上,对思政课程信息进行分类,建立了课程资源库.优化资源整合模块,设定多媒体资源整合流程,并添加DataSet与.NET Framework数据处理程...     

基于MLVDS和USB3.0的多节点数据传输系统设计与实现

针对数据采集系统中上位机无法与多节点采集设备高速通信的问题,设计了一种基于MLVDS接口和USB3. 0接口的数据传输系统。该传输系统采用CYUSB3014接口芯片实现计算机与FPGA的高速数据传输,采用ADN4693E接口芯片完成多节点数据传输,以FPGA作为核心控制器,并基于MLVDS自定义协议解析多节点通信逻辑,实现MLVDS接口与USB3.0接口之间的数据交互。测试结果表明,该系统数据转换结果准确、可靠,实现了上位机与多节点数据采集设备间的高速通信。     

基于FPGA的DDR3多端口读写存储管理设计

为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题,设计了一种基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR3控制器,只需通过用户接口信号就能完成DDR3读写操作。DDR3用户接口仲裁控制模块将中断请求分成多个子请求,实现视频中断和图形中断的并行处理。帧地址控制模块确保当前输出帧输出的是最新写满的帧。验证结果表明,设计的DDR3存储管理系统降低了多端口读写DDR3的复杂度,提高了并行处理的速度。     

基于DDR2的高速图像数据传输系统设计

在高速图像数据传输系统中,针对图像数据"高吞吐量"与"大容量"数据缓存的应用需求,提出了一种基于DDR2 SDRAM的高速图像数据传输系统设计方案。为了满足图像数据的高吞吐率要求和数据缓存的大容量需求,采用了FPGA内部FIFO资源搭配片外DDR2的分级缓存机制;为了方便对图像数据的读写与地址的管理,对DDR2内部存储空间进行了重新分布。经测试,该系统可在上位机实时显示图像数据,且稳定可靠。     

基于USB3.0总线的卫星数传基带数据接收模块设计

卫星数传基带数据接收是卫星数传系统测试的基础。通过对USB3.0总线协议的分析,提出了一种基于USB3.0总线的卫星数传基带数据接收模块的设计方法。该模块以FPGA和USB 3.0接口芯片（CYUSB3014）为核心,采用FPGA实现数据流的同步、加扰、RS译码操作,采用USB3.0接口芯片实现数传数据接收。经试验证明,该模块结合PC机,数据接收速率可到2.1Gbps,与主流基于CPCIe\VPX高速串行总线的数据接收平台相比,成本降低显著,便携性高。     

USB技术在数字包装印刷机系统中的应用

介绍了数字包装印刷机系统的整体设计以及USB控制器CYUSB3014芯片的特性。通过对USB控制器固件程序和FPGA程序的设计,实现了FPGA通过USB接口高速可靠的数据传输。     

高速CMOS图像存储与实时显示系统设计

针对遥测系统图像单元存在数据量大、速度快、无法直接存储显示等问题,设计了一种高速图像存储与实时显示系统。系统以Spartan 6系列现场可编程门阵列(FPGA)作为核心处理器,使用Full模式Camera Link接口采集CMOS相机输出的图像数据,利用DDR3乒乓缓存技术将图像数据写入由SATA控制器组成的磁盘阵列中,并且通过千兆以太网接口将处理后的数据上传至计算机;图像数据采用抽帧以及降低分辨率的形式,将其转换为1 024×768像素的VGA分辨率格式,最后通过VGA接口对图像进行实时显示。实验结果表明,该系统能够对分辨率为2 048×2 048像素、帧频为150 f/s的高速图像数据进行长时间存储与实时显示。     

基于CameraLink的视频图像采集与传输系统

本文介绍了CameraLink接口标准的特点和原理,设计了一种基于CameraLink协议的图像数据采集与传输系统以提高工程项目的稳定性。该系统以FPGA作为核心处理单元,进行整体时序控制,实现数字图像的采集,信号转换,输入输出缓存和数据传输等功能。同时实现对相机工作模式的控制以及与计算机的接口通讯,可同时采集多个相机的数据。该设计简便,可靠,通过实际测试,采用以上控制接口系统在视频图像采集与传输控制方面能达到稳定的效果,各项指标均能满足实际工程项目设计要求。     

基于FPGA的高清视频采集系统设计

设计了一种基于HDMI接口的全高清(分辨率1 920×1 080)视频采集与显示系统,该系统以Xilinx公司Spartan6系列FPGA作为控制芯片,采用500万像素级别CMOS摄像头OV5640作为前端数据源,能够采集全高清视频信号;为了解决由于高速大容量视频数据缓存容量和速率不足导致的拖影现象,该系统采用了一块Micron公司4 Gbit容量的DDR3 SDRAM作为缓存介质,再结合乒乓操作,能妥善解决高速大容量数据的缓存问题;该系统选用Silion Image公司的SiI9134作为HDMI接口芯片,能有效支持全高清视频信号输出。该系统可应用于军用监控系统、民用多媒体系统以及医学等领域。     

基于FPGA的运动目标实时检测系统设计

目标检测是智能安防领域中的重要研究内容,为满足安防检测系统的小型化和高实时性的使用需求,设计了一种基于FPGA (Field Programmable Gate Array,现场可编程门阵列)的运动目标实时检测系统,采用CMOS摄像头采集视频图像,DDR3 SDRAM作为视频图像帧的缓存介质,结合FPGA器件的可并行处理特点,采用流水线技术对帧间差分检测算法进行模块化处理,检测结果通过以太网传输至上位机,实现了图像采集和运动目标检测及显示。实验测试结果表明,该系统能够快速准确地检测出运动目标,稳定性高,实时性好。     

基于DDR3 SDRAM的高速大容量数据缓存设计

为了满足对高清非压缩视频数据的实时采集要求,解决常用数据缓存因容量小、数据读写速率低等缺点带来的数据丢失问题,提出了一种基于DDR3 SDRAM的高速大容量数据缓存的设计方法;该方法采用了不同时域数据处理技术、高速数据存储技术以及总线优先级仲裁技术,实现了数据速率高达400 Mbytes/s的实时数据的高速缓存;实践证明,该数据缓存可应用于高清非压缩视频数据的实时采集系统中。     

一种高性能图形图像系统的帧缓存体系结构设计

本文介绍了一种支持高性能的图形图像系统的帧缓存的体系结构。在此系统中利用ＳＩＭＤ，存储器交叉和流水线三种并行技术，以及ＣＡＣＥ来提高更新帧缓存中像素数据的速率。在此系统中图形处理器可以按行、列或一个任意的矩形块同时存取Ｎ／２个像素（Ｎ为帧缓存的模块数）。系统中的Ｚ—ＢＵＦＦＥＲ可以提高三维消隐面算法的效率。     

航电FC接口板存储模块设计与硬件电路实现

航电光纤通道接口板是实现航电系统统一网络的基础,在高速传输过程中,光纤通道接口板需要及时对未处理的帧进行缓存。文章基于DDR2的大容量、高速率存储模块为这一问题提出了解决方案。对DDR2的功能及结构进行了简要阐述,根据输入和输出需求,设计实现了DDR2芯片组电路,采用FPGA IP核实现DDR2控制器,测试仿真控制器的读写时序。测试结果表明,所设计的DDR2控制器能够按照规则的时序进行操作,实现了高速读写,可以实现功能集成并节约成本,很好地满足光纤通道接口板的设计需求。