基于嵌入式Linux平台的集群渲染系统设计实现

在计算机图形学的影视动漫产业中,3D图形渲染始终是影响制作周期和成本的主要因素。对于小型工作室或动漫企业而言,自行构建一个具有商业渲染能力的集群渲染系统,需要大量的成本投入和高端的技术支持。针对以上问题,采用常用智能设备和开源软硬件,提出了一种基于嵌入式Linux平台的集群渲染系统构建方案。主要包括软硬件选择、操作系统移植安装和配置、硬件架构搭建、制作3D场景文件进行渲染测试。测试结果验证了该系统的可行性,且其运行良好,不影响渲染质量。     

3D投影展示平台设计

针对现如今观看3D电影必须佩戴3D眼镜的问题,文章设计了裸眼3D投影展示平台。3D投影展示平台利用光的反射原理,使影像以竖直状态反射到3D投影仪的中心,以达到将图片立体展示的效果。测试验证该设计可较好地实现3D投影,且传输延迟控制在0.3 s内。     

基于OpenGL的3D天空模型

工程应用中使用OpenGL对三维场景进行渲染时,常需要对场景中的天空进行重构。为了达到到逼真的效果,要求3D天空模型能进行纹理渲染并具有动态效果。本文对目前常用的两种3D天空模型在Qt环境下利用OpenGL进行重构,对比了这两种天空模型的优缺点。     

一种基于建模的图像渲染算法的并行实现﹡

提出了一种基于建模的图像渲染技术的并行实现方法,在已知目标3D 模型和适量环绕视点图像的前提下,通过三角剖分法生成虚拟视点,并插值生成虚拟视点下的采样信息,对3D 模型的表面进行渲染,最终达到自由视点下漫游目标的目的。为加快程序运行,采用 OpenMP 对算法的关键部分进行了并行化优化。实验表明,串行算法可以获得比较满意的渲染结果,并且在不影响实验结果的前提下,算法的并行部分在双核处理器上的平均加速比达到了1.70。     

基于Haswell I5-4300U集成显卡的优化

随着多媒体技术和3D应用技术的发展,新一代视频彩票投注终端迎来3D投注游戏的需求。在东莞天意So C4300U平台的基础上,通过对比patch包、改变渲染特效状态、修改显卡共享内存对Haswell I5-4300U集成显卡进行相关测试,通过测试结果的数据对比分析,实现对Haswell I5-4300U集成显卡性能的优化。     

基于FPGA和DSP的数据采集与压缩系统

应用于箭体各模块功能测试,对数据采集有特殊的技术指标,要求系统能读取大容量数据、误码率极低。基于此参考已有的压缩技术,设计了基于FPGA和DSP的数据采集与压缩系统,能够实现12路模拟信号的采集与处理,采样率为324 ksample/s。采用DSP对数据进行压缩,压缩去除率达到75%。针对采集数据误码问题,提出对数据分帧传输的设计方案。最后对系统进行了测试验证,实验表明系统性工作稳定、各项技术指标均达到要求。     

Flash Papervision3D中3D Web应用程序设计

为了能将日益应用广泛的Papervision3D、能在Flash Player中播放的目的,采用较为新颖的3D引擎方法,做了三维到二维的转换、Flint粒子系统实验,实现了平滑拉近物体从远处拉近及喷泉的效果.通用开源Flash 3D渲染引擎中Papervision3D是基于ActionScript的开源项目,而Flash在3D领域的应用相对贫乏,在Flash Player中播放,则具备体积小、与用户交互能力强、效果逼真的3D Web应用程序特点.     

Android平台下3D游戏引擎技术的研究及应用综述

Android游戏近几年受到疯狂追捧,但手机资源的局限给3D游戏引擎提出了更高要求.结合Android平台下3D游戏引擎的现状,阐述了游戏引擎结构的演变,对Android平台主流引擎进行了对比和分析,并对引擎中涉及场景渲染的包括游戏地形渲染、碰撞检测、遮挡剔除及可见性裁剪在内的多项关键技术进行了简介和分析,同时介绍了给游戏锦上添花的粒子系统和人工智能技术,总结了引擎渲染存在的问题并给出解决方法.     

苹果工作站3D后期编辑测试报告

选用CineformReo3D和Dashwood FxFactory两款支持3D剪辑制作的软件,在苹果工作站及苹果平台上进行3D后期节目制作流程的测试,总结了测试结论。     

基于FPGA的裸眼3D图像显示系统的设计与实现

裸眼3D技术是无需佩戴任何助视设备即可观看到立体影像的新型光电显示技术。针对裸眼3D像素重配关键技术的研究,设计一种基于FPGA的裸眼3D图像显示系统,根据裸眼3D亚屏幕分区特点,使用硬件描述语言设计从SD卡中读取左右格式立体对图像数据、像素重配及裸眼3D LCD显示驱动等逻辑代码,完成左、右眼视图数据分割,并在裸眼3D LCD亚屏幕上进行像素重配。系统调试运行结果表明3D图像数据亚屏幕重配的硬件逻辑算法是正确的。     

一种MPEG-2编码电路设计

介绍了一种MPEG-2编码电路MB86390A。该电路包括视、音频信号采集，编码和差分传输。它与解码电路组成的编、解码系统具有良好的性能。在3Mbps数据率时，与未经编码的视、音频信号质量基本相当；在1.5Mbps数据率时，肉眼可察觉到在极剧烈运动图像中的方块效应，视、音频整体效果仍令人满意。     

A multiview sequence CODEC with view scalability

A multiview sequence CODEC with flexibility, MPEG-2 compatibility and view scalability is proposed. We define a GGOP (Group of GOP) structure as a basic coding unit to efficiently code multiview sequences. Our proposed CODEC provides flexible GGOP structures based on the number of views and baseline distances among cameras. The encoder generates two types of bitstreams; a main bitstream and an auxiliary one. The main bitstream is the same as a MPEG-2 mono-sequence bitstream for MPEG-2 compatibility. The auxiliary bitstream contains information concerning the remaining multiview sequences except for the reference sequences. Our proposed CODEC with view scalability provides several viewers with realities or one viewer motion parallax whereby changes in the viewer’s position results in changes in what is seen. The important point is that a number of view points are selectively determined at the receiver according to the type of display modes. The viewers can choose an arbitrary number of views by checking the information so that only the views selected are decoded and displayed.The proposed multiview sequence CODEC is tested with several multiview sequences to determine its flexibility, compatibility and view scalability. In addition, we subjectively confirm that the decoded bitstreams with view scalability can be properly displayed by several types of display modes, including 3D monitors.     

Improved MPEG-4 still texture image coding under noisy environment

This paper describes the performance of the MPEG-4 still texture image codec in coding noisy images. As will be shown, when using the MPEG-4 still texture image codec to compress a noisy image, increasing the compression rate does not necessarily imply reducing the peak-signal-to-noise ratio (PSNR) of the decoded image. An optimal operating point having the highest PSNR can be obtained within the low bit rate region. Nevertheless, the visual quality of the decoded noisy image at this optimal operating point is greatly degraded by the so-called "cross" shape artifact. In this paper, we analyze the reason for the existence of the optimal operating point and the "cross" shape artifact when using the MPEG-4 still texture image codec to compress noisy images. We then propose an adaptive thresholding technique to remove the "cross" shape artifact of the decoded images. It requires only a slight modification to the quantization process of the traditional MPEG-4 encoder while the decoder remains unchanged. Finally, an analytical study is performed for the selection and validation of the threshold value used in the adaptive thresholding technique. It is shown that, the visual quality and PSNR of the decoded images are much improved by using the proposed technique comparing with the traditional MPEG-4 still texture image codec in coding noisy images.     

一种改进的汉明码译码器设计与FPGA验证

提出了一种汉明码译码器改进方法,采用串行数据传输和时序优化的方法来降低汉明码译码器占用的资源和成本,并采用模块式的设计方法,设计了编译码系统仿真平台,详细地阐述了整个系统和各个模块的FPGA实现过程.仿真结果表明,设计的译码器复杂度明显降低.     

基于FPGA的多路E1信道的MPEG-2码流传输

阐述了多E1信道的复用、反向复用技术,并由此设计出了一种基于现场可编程门阵列(FPGA)的MPEG-2码流的多E1信道复用器、反向复用器电路。分析了FPGA具体实现过程中的一些常见问题,以及传输路由引起的多信道之间的信道时延差对接收端数据复用的影响。该设计实现了MPEG-2码流、控制码数据在多路E1信道中的透明传输,适配FPGA电路内置帧发生器和n(n=2,3,4)倍2.048MHz时钟发生器。     

基于FPGA平台的媒体系统芯片验证框架

针对媒体系统芯片的不同仿真和验证要求,提出了一种基于FPGA平台的媒体系统芯片验证框架。采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性。基于提出的媒体系统芯片验证框架,快速构建了音频解码系统芯片验证平台,实现了对128 kbps,44.1 kHz立体声AAC LC的实时解码,达到了验证要求。     

DVB系统中扰码发生器的FPGA实现

为了保证在任何情况下进入数字电视DVB传输系统的数据码流中＂0＂与＂1＂的概率都能基本相等,传输系统首先要用一个伪随机序列对输入的MPEG-2码流进行扰乱处理。给出了DVB标准中扰码发生器的FPGA设计方案,并以Altera公司的QuartusII为开发平台,运用Verilog语言描述了各部分设计并给出仿真结果。     

基于FPGA的二维DCT变换的实现

二维离散余弦变换(DCT)在图像处理和视频编码中起重要的作用。以MPEG 2全I帧编码为背景,在现场可编程门阵列(FPGA)上实现8×8像素的二维DCT变换。算法首先把8×8像素的二维DCT变换化简成8次一维DCT变换加上适当的蝶形运算和顺序重排操作。试验表明,方案可以只用一个一维DCT模块实现输入采样率为74.25MHz的二维DCT变换。     

数字信号处理模块中的串行RapidIO设计

RapidIO互连构架是一种基于可靠性的开放式标准,可应用于连接多处理器、存储器和通用计算机平台.本文基于集成双核处理器MPC8641D和FPGA芯片XC5VSX240T的数字信号处理平台,进行了串行RapidIO(SRIO)技术的开发.文中给出了SRIO互连架构的硬件设计方案以及MPC8641D中SRIO数据通信软件...