占空比可随启动和截止时间单独调节的宽频带振荡器

对时钟信号源的三项普通要求是:频率范围较宽,占空比能随着单独可调的T_(ON)和T_(OFF)时间而变化,以及具有和外部信号同步的能力。图1所示的门控振荡器,只要使用一个74LS123和几个无源元件,便能满足这三项要求。为分析本电路,我们首先假定单触发器IC_(IA)的输入端A接地。于是,IC_(IB)的正向Q输出将触发IC_(IA)的输入     

CMOS数字集成电路原理与应用（五）

(五)触发器触发器有两个稳定的工作状态,有一个或两个输入端和两个互补输出端。当在输入端加入不同的触发信号时,就使输出状态发生翻转,所以称为触发器。当取消触发信号时,触发器保持其输出状态不变,直到接入另一种输入时输出时才发生改变,触发器可用来组成计数器、寄存器和存储器。按其功能,触发器可分为R—S触发器、D触发器、J—K触发器、单稳态     

高速肖特基抗饱和(ST~2L)D触发器研制报告

D型触发器在数字电路中应用广泛,其逻辑图示于图1。从图中可以看出,数据从 D端是经过几个门的延迟,串行进行到输出端Q和Q的。这种触发器要计数工作到100兆赫以上,从D到Q和Q的延迟必须小于10     

同步RS触发器工作特性的Multisim仿真

给出了具有置0、置1功能及不确定输出状态的同步RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置0、置1过程及不确定状态的产生过程。分析了同步RS触发器不确定输出状态的Multisim仿真方案。所述方法的创新点是解决了同步RS触发器的工作波形无法用电子实验仪器进行分析验证的问题。     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

把高频的视频信号变换成数字信号的变换器

本变换器是对输入信号电压进行峰值取样的一个高速模-数(A/D)变换器。视频输入信号送到一个多路比较器上,比较器又和一等阻值的梯形电阻网络相连接。比较器的输出端接到一多路“R—S”触发器上。而时间实际上又划分成由时钟周期决定的取样间隔。在每一取样间隔里,触发器的输出表示视频输入信号的最高电平。触发器的输出又接到一对多路前置译码器和一多路转换器上,以数字形式记录视频信号在梯形电阻网络上所达到的电平最高点。这样就将高频视频信号变换成数字信号,简称具有峰值采样的A/D变换器。     

可编程分频器

分频电路通常使用计数器来完成。这里介绍一款使用可变长度移位寄存器 CD45 5 7构成的可编程分频器 ,它的分频比是 N+ 2( 0≤ N≤ 6 3)中任意一个整数 (单片使用 ) ,使用起来非常方便。如果需要增大分频比可采用级联形式。电路由 CD45 5 7、 74HC74、74HC1 4组成。( 1 )单片使用如图 1所示 ,CD45 5 7的 A、B、A/B非端接高电平 ,需分频的信号 CL K IN接 CD45 5 7的 CL K端。CD45 5 7的输出端 Q接 74HC74的输入端 D。 74HC74的同步触发 CLK信号是 CL K IN经 74HC1 4反相后输入。当CD45 5 7的预置数端置入一个数 N( 0≤ N…     

实用方向判别电路

一、脉冲先后检测该线路如图1(a)所示.它能判别两个输入信号(A、B)中哪一个上升沿先到并有锁定的输出状态.因此,在输入端加上光电传感器或霍尔元件等敏感器件以后,能作一次性的方向指示.若需作第二次检测,可先加复位信号.该线路只用一块双D触发器CC4013,也可用TTLD触发器7474,不过它的复位、置位信号是低电平有效.     

集成计数器74LS161的逻辑功能扩展

MSI可编程计数器74LS161是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器。文中探讨了MSI可编程计数器74LS161的逻辑功能扩展问题,目的是探索MSI可编程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LS161的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现“次态一预置数”的时序关系,从而实现逻辑功能扩展。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

彩灯控制器

<正> 本文介绍的彩灯控制器,可以自动地进行递增式与递减式灯光显示交替控制。这种控制器线路简单,制作容易。 工作原理 彩灯控制器电原理图如图1所示。图中IC是一片CMOS六D触发器集成电路CD40174,内有6个独立的D触发器,有一公共触发端CL和一公共复位端正R。当R端为低电平时,6个触发器的输出端均为低电平。6个触发器接成移位寄存器,前级触发器输出端Q接至下级触发器的数据输入端D,最后一级触发器输出端Q6经“非”门4接至最前一级触发器数据端D1。“非”门1、”非”门2及R1、C1组成一自激多谐振荡器,其产生的振荡脉冲送至IC的CL端,作为触发CP脉冲。“非”门3、R2、C2起IC开机清零作用。     

在给定频率的两个信号下用于产生二进位信号的数字电路

为了在给定频率比率的二个信号下产生二进制信号，将第一个高频信号用于第一个上升计数器的记数输入，计数器的最大记数大于频率比率，通过一只解码器－－它具有一个表示全程计数的输出，一个表示频率比率计数前计数的计数输出和一个表示频率比率计数的输出，可监视在连续计数高量程中，第一个上升计数器记数所达到的值，其中连续计数包括频率比率记数和最大记数，第一个输出与电子闭合开关控制输入端相连；第二个输出与单稳态多谐振荡器的触发脉冲输入相连，第三个输出与电子开关的二个信号输入之一相连，而电子开关的另一个信号输入与闭合开关的输出相连，多谐振荡器的输出与升降计数器的升降控制输入连接，升降计数器的低计数输出和高计数输出分别与RS触发器的R输入和S输入耦合。振荡器的Q输出与开关的控制输入相接。当开关输出与第一个上升计数器的复位输入耦合时，最大计数锁定的第二上升计数器起始－复位输入与触发器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器和升降计数器的记数输入端，二进位信号出现在第二上升记数器的最大计数输出端。     

基本RS触发器工作状态的Multisim仿真

给出了具有置0、置1功能及不确定输出状态的基本RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置O、置1过程及不确定状态的产生过程。分析了基本RS触发器不确定状态的输出逻辑表达式及Muhisim仿真方案。所述方法的创新点是解...     

频率与相位比较器

参考图1,10端为第一个输入端,用于接收如从参考振荡器或类似部件输出的参考信号。输入端10连接到触发器电路11的输入端触发器11到16,由前面触发器的输出与后面触发器的输入依次连接,构成分频电路,对加到10端的参考信号进行64次分频。例如在本装置中,1.6兆赫的信号加到输入端10,便可在触发器16的输出端得出25千赫的有用     

利用信号边缘对D触发器置位和清零

D触发器的置位和清零(S,C)端是以电平方式工作的。图所示电路,可以用信号的变化,使D触发器置位或清零。本例中D触发器IC_(1A),产生一个正跳变输出,表示缓冲器满。外部信号XFERIN及XFER OUT分别表示装入不装入(图中未标出)。但这两个信号不能直接控制D触发器IC_(1A)的状态,按图所示在电路中加入另一个D触发器IC_(1B)后,XFER IN由低电平到高电平跳变     

RS触发器不确定输出状态的分析

依据与非门的逻辑关系并考虑门的延迟时间,分析了基本RS触发器"不确定输出状态"产生的原因及条件,并在Multisim10仿真软件中用字组产生器产生所需的各类输入信号、用四踪示波器同步显示输入信号及状态输出信号的波形,验证了不确定状态的产生过程。从而全面、定量地描述了基本RS触发器的工作过程,有利于正确使用触发器。     

数字集成电路用于线性相位检测

使用双稳态触发器的简易鉴相器,其输出往往是模糊的,亦即触发器的初始状态、输入信号相对于基准信号的相位通常是不确定的。本文介绍一种使用两个JK触发器和三个双输入端“或非”门电路构成的鉴相器,可在0°～360°范围内提供不模糊的线性输出。该电路一个输入端的相位(可超前或滞后于另一个输入端)保持与双稳态触发器的状态无关,无论信号是否连续加到鉴相器。在多卜勒测距实验中,曾要求设计一个具有这种特性的鉴相     

基于数据选择器和D触发器的多输入时序电路设计

为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。     

基于误码统计的边沿触发器建立时间测量方法

建立时间是边沿触发器的一个重要技术参数,在设计跨时钟域电路和高速数字电路时起着关键性的作用。介绍了一种对集成边沿触发器或自制边沿触发器的建立时间进行物理测量的方法,利用同一脉冲分别作用于触发器的时钟端和输入端,通过延时器对两个端口的脉冲进行时延扫描调节,就可测得该触发器的误码统计分布曲线,从而获得较为精确的建立时间参数。对集成边沿触发器74LS74芯片进行了实测,测试精度可达1ps。     

长虹液晶显示器M150A2信号流程分析(一)

一、首先进入AD9884进行处理,将接收到的PC信号进行A/D变换,输出8bit的R、G、B数字信号。图1所示从VGA端子第①、②、③脚接收到的R、G、B信号首先经过静电保护集成电路VGA1000进行处理,VGA1000实质是对输入信号进行双向箝位,以避免静电损坏AD9884,经处理后R、G、B信号分别经C46、C48、C50耦合至AD9884第⑦、(15)、(22)脚进行A/D换变,另外VGA端子输入的行场同步信号(第(13)、(14)脚)也送至VGA1000进行静电保护处理,从VGA1000第⑦、⑨脚输出,经D1、D2稳压管箝位后进入74LV14(U10)缓冲放大,行同步     

带数字显示的抢答器

一种带数字显示的抢答器电路原理如附图所示。工作原理图中IC1为四位锁存器74LS75。当电源接通后,按动复位(RESET)键,IC2—A输出高电平,因锁存器为高电平触发有效,四位输出Q1～Q4均为“1”,IC2—B输出低电平,促使IC2—A维持高电平输出。当CH1～CH4任何一抢答键按下时,对应的D1～D4位被置“0”,对应输出Q1～Q4为低电平,IC2—B输出高电平,IC2—A输出低电