共查询到20条相似文献,搜索用时 15 毫秒
1.
A Gallerani 《电子设计技术》1999,(6)
对时钟信号源的三项普通要求是:频率范围较宽,占空比能随着单独可调的T_(ON)和T_(OFF)时间而变化,以及具有和外部信号同步的能力。图1所示的门控振荡器,只要使用一个74LS123和几个无源元件,便能满足这三项要求。为分析本电路,我们首先假定单触发器IC_(IA)的输入端A接地。于是,IC_(IB)的正向Q输出将触发IC_(IA)的输入 相似文献
2.
(五)触发器触发器有两个稳定的工作状态,有一个或两个输入端和两个互补输出端。当在输入端加入不同的触发信号时,就使输出状态发生翻转,所以称为触发器。当取消触发信号时,触发器保持其输出状态不变,直到接入另一种输入时输出时才发生改变,触发器可用来组成计数器、寄存器和存储器。按其功能,触发器可分为R—S触发器、D触发器、J—K触发器、单稳态 相似文献
3.
4.
5.
<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。 相似文献
6.
7.
分频电路通常使用计数器来完成。这里介绍一款使用可变长度移位寄存器 CD45 5 7构成的可编程分频器 ,它的分频比是 N+ 2( 0≤ N≤ 6 3)中任意一个整数 (单片使用 ) ,使用起来非常方便。如果需要增大分频比可采用级联形式。电路由 CD45 5 7、 74HC74、74HC1 4组成。( 1 )单片使用如图 1所示 ,CD45 5 7的 A、B、A/B非端接高电平 ,需分频的信号 CL K IN接 CD45 5 7的 CL K端。CD45 5 7的输出端 Q接 74HC74的输入端 D。 74HC74的同步触发 CLK信号是 CL K IN经 74HC1 4反相后输入。当CD45 5 7的预置数端置入一个数 N( 0≤ N… 相似文献
8.
9.
集成计数器74LS161的逻辑功能扩展 总被引:1,自引:1,他引:0
MSI可编程计数器74LS161是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器。文中探讨了MSI可编程计数器74LS161的逻辑功能扩展问题,目的是探索MSI可编程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LS161的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现“次态一预置数”的时序关系,从而实现逻辑功能扩展。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。 相似文献
10.
<正> 本文介绍的彩灯控制器,可以自动地进行递增式与递减式灯光显示交替控制。这种控制器线路简单,制作容易。 工作原理 彩灯控制器电原理图如图1所示。图中IC是一片CMOS六D触发器集成电路CD40174,内有6个独立的D触发器,有一公共触发端CL和一公共复位端正R。当R端为低电平时,6个触发器的输出端均为低电平。6个触发器接成移位寄存器,前级触发器输出端Q接至下级触发器的数据输入端D,最后一级触发器输出端Q6经“非”门4接至最前一级触发器数据端D1。“非”门1、”非”门2及R1、C1组成一自激多谐振荡器,其产生的振荡脉冲送至IC的CL端,作为触发CP脉冲。“非”门3、R2、C2起IC开机清零作用。 相似文献
11.
为了在给定频率比率的二个信号下产生二进制信号,将第一个高频信号用于第一个上升计数器的记数输入,计数器的最大记数大于频率比率,通过一只解码器--它具有一个表示全程计数的输出,一个表示频率比率计数前计数的计数输出和一个表示频率比率计数的输出,可监视在连续计数高量程中,第一个上升计数器记数所达到的值,其中连续计数包括频率比率记数和最大记数,第一个输出与电子闭合开关控制输入端相连;第二个输出与单稳态多谐振荡器的触发脉冲输入相连,第三个输出与电子开关的二个信号输入之一相连,而电子开关的另一个信号输入与闭合开关的输出相连,多谐振荡器的输出与升降计数器的升降控制输入连接,升降计数器的低计数输出和高计数输出分别与RS触发器的R输入和S输入耦合。振荡器的Q输出与开关的控制输入相接。当开关输出与第一个上升计数器的复位输入耦合时,最大计数锁定的第二上升计数器起始-复位输入与触发器的Q输出相连,第二个信号分别加到闭路接点的信号输入端及第二上升计数器的Q输出相连,第二个信号分别加到闭路接点的信号输入端及第二上升计数器和升降计数器的记数输入端,二进位信号出现在第二上升记数器的最大计数输出端。 相似文献
12.
基本RS触发器工作状态的Multisim仿真 总被引:2,自引:2,他引:0
给出了具有置0、置1功能及不确定输出状态的基本RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置O、置1过程及不确定状态的产生过程。分析了基本RS触发器不确定状态的输出逻辑表达式及Muhisim仿真方案。所述方法的创新点是解... 相似文献
13.
14.
15.
16.
使用双稳态触发器的简易鉴相器,其输出往往是模糊的,亦即触发器的初始状态、输入信号相对于基准信号的相位通常是不确定的。本文介绍一种使用两个JK触发器和三个双输入端“或非”门电路构成的鉴相器,可在0°~360°范围内提供不模糊的线性输出。该电路一个输入端的相位(可超前或滞后于另一个输入端)保持与双稳态触发器的状态无关,无论信号是否连续加到鉴相器。在多卜勒测距实验中,曾要求设计一个具有这种特性的鉴相 相似文献
17.
为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。 相似文献
18.
19.
一、首先进入AD9884进行处理,将接收到的PC信号进行A/D变换,输出8bit的R、G、B数字信号。图1所示从VGA端子第①、②、③脚接收到的R、G、B信号首先经过静电保护集成电路VGA1000进行处理,VGA1000实质是对输入信号进行双向箝位,以避免静电损坏AD9884,经处理后R、G、B信号分别经C46、C48、C50耦合至AD9884第⑦、(15)、(22)脚进行A/D换变,另外VGA端子输入的行场同步信号(第(13)、(14)脚)也送至VGA1000进行静电保护处理,从VGA1000第⑦、⑨脚输出,经D1、D2稳压管箝位后进入74LV14(U10)缓冲放大,行同步 相似文献