掺硅对二氧化钛压敏电阻性能的影响

采取通用的陶瓷工艺,按配方(摩尔分数)TiO2+0.3%(BaCO3+Bi2O3)+0.075%Ta2O5+x%SiO2,其中x=0.1,0.2,0.3,0.4,0.5,制备试样。经过R-f,C-f和I-V测量,研究了SiO2对(Ba,Bi,Si,Ta)掺杂的TiO2基压敏陶瓷的压敏特性、电容特性及晶粒半导化的影响。结果表明:当x=0.3时,压敏电压最低(E10mA为8V.mm–1),电容量最大(C为30pF,1kHz)及晶粒电阻最小(1.4?)。     

CeO_2掺杂引起SnO_2压敏电阻的晶粒尺寸效应

研究了掺CeO2对SnO2Co2O3Ta2O5压敏电阻器性能的影响。研究发现:随着x(CeO2)从0增加到1%,压敏电压从190 V/mm增加到205 V/mm,相对介电常数从3 317减小到2 243,晶粒平均尺寸从12.16 mm减小到6.23 mm,在晶界上的Ce4+阻碍了SnO2晶粒的生长。为了解释样品电学非线性性质的起源,笔者提出了SnO2Co2O3Ta2O5CeO2晶界缺陷势垒模型。同时,对该压敏电阻器进行了等效电路分析,试验测量与等效电路分析结果相符。     

Bi2O3对TiO2系压敏陶瓷性能的影响

采用传统电子陶瓷工艺制作了TiO2系压敏陶瓷。通过测试其I-V特性、复阻抗特性、晶界电阻、晶粒电阻及势垒高度,研究了Bi2O3对TiO2-Bi2O3-Nb2O5-SrO系压敏陶瓷微结构及电性能的影响。结果表明,Bi2O3的适当掺杂范围在0.3%~0.5%(摩尔分数)。其掺杂量的变化,可显著改变TiO2-Bi2O3-Nb2O5-SrO系压敏陶瓷的晶界电阻及势垒高度,进而对压敏陶瓷的电学非线性特性产生影响。当x(Bi2O3)为0.4%时,压敏陶瓷的V1mA与α分别为40V/mm与6.2。     

Nb掺杂对ZnO压敏陶瓷电学性能的影响

研究了Nb2O5对ZnO压敏材料电学性能的影响。当x(Nb2O5)从0增加到1％时，ZnO压敏电阻的击穿电压从209V／mm降至0．70V／mm，40Hz时，样品电阻从0．21MΩ降至48．3Ω，1kHz时的相对介电常数从831增大到42200。晶界势垒高度测量表明：在实验范围内，Nb对势垒高度的影响较小。ZnO晶粒的变大是压敏电压急剧降低和介电常数增大的主要原因。对Nb掺杂量的增加引起样品阻抗减小的根源进行了解释。     

TiO2掺杂导致的SnO2压敏陶瓷晶粒尺寸效应

研究了TiO2掺杂对SnO2-Co2O3-Nb2O5系压敏陶瓷材料电学性能的影响。掺入x(TiO2)为1.00%的陶瓷样品具有最高的密度(r = 6.82 g/cm3),最高的视在势垒电场(EB= 476 V/mm),最高的非线性系数(a = 11.0),最小的相对介电常数。未掺杂的样品阻抗最大。随TiO2掺杂量的增加晶粒逐渐变小,晶粒尺寸的减小归因于未固溶于SnO2晶格而偏析在晶界上的TiO2阻碍相邻SnO2晶粒融合。为了解释SnO2-Co2O3-Nb2O5-TiO2系电学非线性性质的根源,对前人的晶界缺陷势垒模型进行了修正。     

非对称绝缘层无机EL显示器件的研究

非对称绝缘层无机EL显示器件是一种新颖的器件结构。成功制备了一批ZnS：Mn器件,其下介质层为厚100-200nm的SrTiO3（ST）或Ba0．5Sr0．5TiO3（BST）或Ta2O5薄膜,上介质层为厚600～1100nm的Ta2O5或ST／Ta2O5或HfO2／Ta2O5／Al2O3薄膜。发现以ST／Ta2O5为上介质层的器件具有适当的阈值电压、较高的L50和较陡的L—V曲线,以HfO2／Ta2O5／Al2O3为上介质层的器件具有较高的可靠性。     

TiO2系压敏陶瓷施主掺杂研究

研究了Ta2O5和Nb2O5掺杂对TiO2系压敏陶瓷电性能的影响。采用电子陶瓷制备工艺,制备了两组TiO2系压敏陶瓷,借助热电子发射理论,分析了样品的I-V特性及介电频谱特性。结果发现,Ta2O5掺杂的样品具有最低的压敏电压(E10mA=5.03 V.mm–1)和最大的视在介电常数(εra=1.5×105)。     

SrTiO3环型压敏电阻器的研制及商品化生产

采用液氨分解制备的75％H2 25％N2混合气体形成还原性气氛，同时掺杂Nb2O5等添加剂使晶粒半导化，通过在空气中热处理使晶界绝缘，制得SrTiO3环型压敏电阻器，并在国内较早投入大规模商品化生产．笔者对产品进行了常规电性能测试，特殊试验及寿命试验，井与国内外同类产品进行了比较。结果表明：产品主要电气性能达到或接近国外同类产品水平，成品率达到90％以上。     

响应[N(NH_3)_3]气体TiO_2敏感材料低阻化研究

通过N2气氛高温退火、Nb2O5掺杂和采用梳状电极结构等方法,成功提高了TiO2基敏感材料的电导率。实验证明,降低氧分压可增强TiO2自身半导化程度;掺入10%左右Nb2O5,Nb5+替代Ti4+形成固溶体,可使TiO2得到最佳半导化效果;采用梳状电极结构,可以在一定程度上减小器件阻值,从而为制造低阻、高灵敏度、高选择性动物食品测鲜传感器开辟了一条新途径。     

掺Y~（3＋）、La~（3＋）的（Sr，Ca）TiO_3系多功能陶瓷

用稀土离子Ｙ（３＋）、Ｌａ（３＋）对（Ｓｒ，Ｃａ）ＴｉＯ３掺杂，以Ｂａ－Ｓｉ－Ａｌ玻璃为助熔剂，在１３５０～１４５０℃还原性气氛中烧成，获得工艺性能良好、烧结温度较低、晶粒电阻率低（１０（－２）Ω·ｃｍ）、非线性高（α达１０以上）的陶瓷材料。在制备过程中省略了以往用碱金属离子涂覆并进行热扩散的工序。用缺陷化学理论，根据测量的ＩＣＴＳ谱、Ｉ－Ｖ特性和Ｃ－Ｖ特性系统研究了Ｙ（３＋）、Ｌａ（３＋）掺杂对晶粒半导化、压敏特性和介电特性的影响。热处理过程中，Ｏ－的化学吸附是这类陶瓷产生晶界势垒的主要原因。     

粉料埋烧的TiO2瓷压敏和介电性质

基于一次烧结工艺,采用埋烧和裸烧两种方法制备组分相同的(Sr,Bi,Si,Ta)掺杂的TiO2陶瓷。通过I-V特性、非线性系数、介电常数的测量,研究埋烧与裸烧工艺对TiO2陶瓷的电性能的影响。结果表明,采取粉料埋烧可以明显降低压敏电压、提高介电常数。     

SiO2/Ta界面反应及其对铜扩散的影响

利用磁控溅射方法在表面有SiO2层的Si基片上溅射Ta/NiFe薄膜,采用X射线光电子能谱(XPS)研究了SiO2/Ta界面以及Ta5Si3标准样品,并进行计算机谱图拟合分析.实验结果表明在制备态下在SiO2/Ta界面处发生了热力学上有利的化学反应:37Ta+15SiO2=5Ta5Si3+6Ta2O5,界面处形成更稳定的化合物新相Ta5Si3、Ta2O5.在采用Ta作阻挡层的ULSI铜互连结构中这些反应产物可能有利于对Cu扩散的阻挡.     

TiO2压敏陶瓷势垒高度的测定

基于典型的陶瓷工艺制备试样。压敏陶瓷可视为双向导通的二极管,将适用于齐纳二极管的半导体理论应用于TiO2-SrCO3-Bi2O3-SiO2-Ta2O5压敏陶瓷。测量了低压下的电流-电压(I-V)特性,根据lnJs与E1/2关系曲线的拟合直线的的截距得出了TiO2-SrCO3-Bi2O3-SiO2-Ta2O5压敏陶瓷的势垒高度。     

Ta2O5Ni60激光熔覆层的耐蚀性研究

利用激光熔覆技术,在A3钢表面进行了Ni60合金添加Ta2O5的激光熔覆实验.采用静态浸泡法对相同工艺条件下获得的纯Ni60熔覆层和Ta2O5/Ni60熔覆层的耐腐蚀性进行了研究.在光学显微镜下观察样品表面腐蚀形貌,并对Ta2O5/Ni60熔覆层的腐蚀机理进行了分析.结果表明:在Ni60自熔合金粉末中加入Ta2O5,可以形成一种新的耐腐蚀体系.然而加入的Ta2O5必须有足够的量(＞7wt.%),才有提高耐蚀性的作用.随着Ta2O5的加入量的增加,试样的耐腐蚀性也增加.当Ta2O5的加入量为11wt.%时,可以使耐蚀性提高20%.     

Ta2O5介质膜和Ta2O5—SiO双层介质膜绝缘特性的实验研究

本文介绍了采用直流磁控反应溅射沉积的Ta_2O_5介质膜及由用同样方法沉积的Ta_2O_5膜和电阻式蒸发沉积的SiO膜组成的双层介质膜的绝缘特性。     

TiO_2基压敏陶瓷的研究进展

TiO2基压敏陶瓷的非线性伏安特性和介电性能优良,具有吸收高频噪声和过电压保护的功能。综述了此陶瓷的制备工艺、烧结制度、施主、受主掺杂和烧结助剂等对TiO2基压敏陶瓷电性能的影响之研究现状,并阐述了TiO2基压敏陶瓷未来的研究方向。     

Bi_2O_3和Sb_2O_3的预复合对ZnO压敏电阻性能的影响

采用固相法对Bi2O3和Sb2O3进行了预复合,并研究了不同比例的Bi2O3与Sb2O3预复合对ZnO压敏电阻致密度,晶粒结构和电学性能的影响。结果表明:当Bi2O3与Sb2O3的摩尔比为0.7:1.0时,ZnO压敏电阻的综合性能最优,其晶粒生长得最为均匀致密,电位梯度达到361V/mm,非线性系数为86,漏电流密度为7×10–8A/cm2;另外,在耐受5kA电流下的8/20μs脉冲电流波后,其残压比和压敏电压变化率分别为2.6和2.5%。